| Assembleur 80x86 |
ADDPD |
| INTEL Pentium 4+ |
Add Packed Double-Precision Floating-Point Values |
Syntaxe
Description
Cette instruction permet d'effectuer une addition de 2 paquets de valeurs réels de double précision d'une opérande source et d'une opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de double précision.
Algorithme
dest(0..63) ← dest(0..63) + source(0..63)
dest(64..12) ← dest(64..12) + source(64..127)
|
Mnémonique
| ADDPD xmm1, xmm2/m128 |
66h 0Fh 58h /r |
Cette instruction permet d'effectuer une addition de 2 paquets de valeurs réels de double précision d'une opérande source et d'une opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de double précision. |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 82 à 84.
|
|
| Dernière mise à jour: Samedi, le 26 décembre 2009 |