| Assembleur 80x86 | MASKMOVDQU |
|---|---|
| INTEL Pentium 4+, SSE2 | Mask Move of Double Quadword Unaligned |
Syntaxe
| MASKMOVDQU dest, source |
Description
Cette instruction permet d'entreposer les octets sélectionnés par l'opérande source dans une emplacement mémoire de 128 bits.
Algorithme
|
MODULE MASKMOVDQU(dest, source)
SI MASK(7) = 1 ALORS dest((E)DI) ← source(7..0) FIN SI IF MASK(15) = 1 ALORS dest((E)DI+1) ← source(15..8) FIN SI SI MASK(127) = 1 ALORS dest(DI/EDI+15) ← source(127..120) FIN SI |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| MASKMOVDQU xmm1, xmm2 | 66h 0Fh F7h /r | Cette instruction permet de sélectionner les octets à écrire du xmm1 à l'emplacement mémoire utilisé par le masque d'octet du xmm2. |
Exceptions
| Message | Mode réel | Virtuel 8086 | Mode protégé | Description |
|---|---|---|---|---|
| #SS(Pile) | X | Une adresse mémoire dépasse la limite du segment de pile ou n'est pas canonique | ||
| #GP(0) | X | Une adresse mémoire dépasse la limite du segment CS, DS, ES, FS ou GS ou n'est pas canonique | ||
| #NM() | X | X | Si le bit TS du registre CR0 est fixé à 1. | |
| #UD(Opcode invalide) | X | X | Si le bit EM du registre CR0 est fixé à 1. | |
| X | X | Si le OXFXSR dans CR4 vaut 0. | ||
| X | X | Si le drapeau de fourniture SSE2 du CPUID vaut 0. | ||
| #PF(Faute de page) | X | X | Une faute de page résultat de l'exécution de l'instruction |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 678 à 679.
Dernière mise à jour : Vendredi, le 5 septembre 2014