Section courante

A propos

Section administrative du site

Assembleur 80x86

STOS

INTEL 8088+ Store String Data

Syntaxe

STOS chainecible

Description

Cette instruction permet de copier un octet, un mot ou un double mot dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.

Algorithme

SI chainecible est octet ALORS
   chainecible ← AL
   SI DF = 0 ALORS
      (E)DI ← (E)DI + 1
   SINON
      (E)DI ← (E)DI - 1
   FIN SI
SINON SI chainecible est un mot ALORS
   chainecible ← AX
   SI DF = 0 ALORS
      (E)DI ← (E)DI + 2
   SINON
      (E)DI ← (E)DI - 2
   FIN SI
SINON SI chainecible est un double mot ALORS
   chainecible ← EAX
   SI DF = 0 ALORS
      (E)DI ← (E)DI + 4
   SINON
      (E)DI ← (E)DI - 4
   FIN SI
SINON
   chainecible ← RAX
   SI DF = 0 ALORS
      (E)DI ← (E)DI + 8
   SINON
      (E)DI ← (E)DI - 8
   FIN SI
FIN SI

Mnémonique

Instruction Opcode Description
STOS mem8 AAh Entrepose le contenu du registre AL dans ES:(R)DI et incrémente ou décrémente (R)DI.
STOS mem16 ABh Entrepose le contenu du registre AX dans ES:(R)DI et incrémente ou décrémente (R)DI.
STOS mem32 ABh Entrepose le contenu du registre EAX dans ES:(R)DI et incrémente ou décrémente (R)DI.
STOS mem64 ABh Entrepose le contenu du registre RAX dans ES:(R)DI et incrémente ou décrémente (R)DI.

Exceptions

Message Mode réel Virtuel 8086 Mode protégé Description
#GP(Protection général) X X X Une adresse mémoire dépasse la limite du segment ES ou n'est pas canonique
    X L'opérande de destination n'est pas dans un segment ES non écrivable
    X Un segment ES nulle est utilisé comme référence mémoire
#PF(Faute de page)   X X Une faute de page résultat de l'exécution de l'instruction
#AC(Vérifie l'alignement)   X X Un désalignement de la référence mémoire est effectué quand une vérification d'alignement est activé

Voir également

Instruction assembleur 80x86 - Instruction LODS
Instruction assembleur 80x86 - Instruction MOVS

Références

Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 837
AMD64 Architecture Programmer's Manual Volume 3: General-Purpose and System Instructions, Edition Advanced Micro Devices, Revision 3.14, September 2007, Publication No. 24594, page 237.
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 468 à 472.

Dernière mise à jour : Lundi, le 1 septembre 2014