Section courante

A propos

Section administrative du site

Voici la liste des instructions assembleurs reconnu par le A86 de Eric Isaacson :

Nom Description
A2 Ce préfixe permet d'utiliser l'adresse 16 bits (d'indexation) dans l'instruction suivante.
A4 Ce Ce préfixe permet d'utiliser l'adresse 32 bits (d'indexation) dans l'instruction suivante.
AAA Cette instruction permet d'adapter le résultat obtenu par l'addition de 2 valeurs en format DCB.
AAD Cette instruction permet de convertir une valeur de format DCB non compactée.
AAM Cette instruction offre la possibilité de convertir le produit de la multiplication de 2 valeurs de format DCB en un format DCB.
AAS Cette instruction permet d'adapter le résultat de la soustraction de nombre de format DCB.
ADC Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADD Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD4S Cette instruction permet d'ajouter des chaînes de caractères BCD.
ADDPS Cette instruction permet d'effectuer une addition SIMD de 4 paquets de valeurs réels de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de simple précision.
ADDSS Cette instruction permet d'effectuer une addition de la partie basse d'une valeur réel de simple précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision.
AND Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
ANDNPS Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes 128 bits spécifiés et inverse chacun des bits du résultat.
ANDPS Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes 128 bits spécifiés.
ARPL Cette instruction permet de contrôler et corriger le niveau de privilège du segment de code en mode protégée.
BOUND Cette instruction permet de vérifier la validité pouvant exister entre avec un tableau et son indexation.
BSF Cette instruction permet d'effectuer une comparaison binaire de la droite vers la gauche.
BSR Cette instruction permet d'effectuer une comparaison binaire de la gauche vers la droite.
BSWAP Cette instruction permet d'inverser l'ordre des 4 octets d'un registre de taille de 32 bits.
BT Cette instruction permet de transférer une Opérande vers l'indicateur de retenue.
BTC Cette instruction transfère une Opérande vers l'indicateur de retenue le bit spécifié et inverser la valeur du bit correspondant.
BTR Cette instruction permet de transférer l'Opérande vers l'indicateur de retenue le bit spécifié puis met le bit correspondant de l'Opérande à 0.
BTS Cette instruction permet de transférer une Opérande vers l'indicateur de retenue le bit spécifié puis ensuite met le bit correspondant dans Opérande à 1.
CALL Cette instruction force le microprocesseur à exécuter les instructions du sous-programme indiqué par l'adresse d'appel avant de continuer.
CALL80 Cette instruction permet d'appeler le code d'émulation 8080 au numéro d'interruption spécifié.
CBW Cette instruction permet de convertir un nombre contenu dans le registre AL en un format sur 16 bits pour se retrouver dans le registre AX en appliquant une extension du signe.
CDQ Cette instruction permet de convertir le double mot en un quadruple mot, le résultat tient sur une taille de 64 bits.
CLC Cette instruction permet de mettre l'indicateur d'état de retenu CF à 0.
CLD Cette instruction permet de mettre l'indicateur d'état DF à 0.
CLI Cette instruction permet de mettre l'indicateur d'état IF à 0.
CLRBIT Cette instruction permet d'effacer les bits d'un registre ou d'un identificateur.
CLTS Cette instruction permet de mettre à 0 le drapeau de l'indicateur de tâche (Task-Switch) du registre CR0.
CMC Cette instruction offre la possibilité d'inverser la valeur de l'indicateur de retenue. Si ce dernier vaut 1, elle le met à 0 et inversement.
CMOV Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition demandée soit remplie.
CMP Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP4S Cette instruction permet de comparer CL en BCD avec les paires de registres DS:SI ou ES:DI.
CMPEQPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes les unes si égales.
CMPEQSS Cette instruction permet de comparer la valeur inférieure spécifié, définir tous les uns si égal.
CMPLEPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes à un si moins égal.
CMPLESS Cette instruction permet de comparer la valeur inférieure spécifié, définir tout-un si moins égal.
CMPLTPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes les unes si elles sont inférieures.
CMPLTSS Cette instruction permet de comparer la valeur inférieure spécifié, définissez tout-un si inférieur.
CMPNEQPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes les unes si elles ne sont pas égales.
CMPNEQSS Cette instruction permet de comparer la valeur inférieure spécifié, définissez tous les uns si ce n'est égal.
CMPNLEPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes les unes si ce n'est pas LE.
CMPNLESS Cette instruction permet de comparer la valeur inférieure spécifié, définissez tous les uns si ce n'est pas LE.
CMPNLTPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes les unes si ce n'est pas moins.
CMPNLTSS Cette instruction permet de comparer la valeur inférieure spécifié, définissez tous les uns si ce n'est pas moins.
CMPORDPS Cette instruction permet de comparer 4 valeurs spécifié en parallèle, toutes les unes si ordonnées.
CMPORDSS Cette instruction permet de comparer la valeur inférieure spécifié, définissez tout-un si ordonné.
CMPPS Cette instruction permet d'effectuer une comparaison SIMD de 4 paquets de valeurs réels de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination.
CMPSS Cette instruction permet d'effectuer une comparaison de la partie basse de valeurs réelles de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination.
CMPS Cette instruction permet d'effectuer la comparaison d'un octet, d'un mot ou double mot spécifié avec l'opérande source et destination spécifié et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison.
CMPSB Cette instruction permet d'effectuer la comparaison d'un octet avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison.
CMPSD Cette instruction permet d'effectuer la comparaison d'un double mot avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison.
CMPSW Cette instruction permet d'effectuer la comparaison d'un mot avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison.
CMPUNORDPS Cette instruction permet de comparer 4 valeurs parallèles spécifié, toutes les unes si elles ne sont pas ordonnées.
CMPUNORDSS Cette instruction permet de comparer si elles ne sont pas ordonnées.
CMPX8 Cette instruction permet d'effectuer un si EDXEAX=mq alors mq:=ECXEBX, sinon EAXEDX:=mq.
CMPXCHG Cette instruction compare la destination avec l'accumulateur (AL, AX ou EAX) et les échanges si la condition est vraie.
COMISS Cette instruction permet de comparer deux valeurs réel de simple-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal).
CPUID Cette instruction retourne le code d'identification du microprocesseur.
CWD Cette instruction est l'alternative pour convertir le mot du registre AX en un double mot contenu dans le couple de registre DX et AX par extension du signe.
CWDE Cette instruction est l'alternative pour convertir le mot du registre AX en un double mot contenu dans le registre EAX par extension du signe.
CVTPI2PS Cette instruction permet de convertir un entier de format double mot en une valeur réel de simple précision compacté.
CVTPS2PI Cette instruction permet de convertir une valeur réel de simple précision compacté en un entier de format double mot.
CVTSI2SS Cette instruction permet de convertir un entier de format double mot en une valeur réel de simple précision.
CVTSS2SI Cette instruction permet de convertir une valeur réel de simple précision en un entier de format double mot.
CVTTPS2PI Cette instruction permet de convertir une valeur réel de simple précision compacté avec tronquage en un entier de format double mot compacté.
CVTTSS2SI Cette instruction permet de convertir un entier de format double mot avec tronquage en une valeur réel de simple précision.
CS Ce préfixe permet d'utiliser le segment CS pour la référence mémoire suivante.
DAA Cette instruction corrige après coup les retenues lors de la manipulation de valeur DCB.
DAS Cette instruction offre l'intéressante possibilité de corrige le résultat d'une soustraction de 2 nombres de format DCB compactées.
DEC Cette instruction décrément de 1 le registre ou l'adresse mémoire spécifié.
DIV Cette instruction permet d'effectuer une division non-signée (nombre naturel).
DIVPS Cette instruction permet d'effectuer une division de valeur réel de simple précision de registre XMM ou d'emplacement mémoire de 128 bits.
DIVSS Cette instruction permet d'effectuer une division scalaire de valeur réel de simple précision de registre XMM ou d'emplacement mémoire de 128 bits.
DS Ce préfixe permet d'utiliser le segment DS pour la référence mémoire suivante.
EMMS Cette instruction fixe les mots marqués du MPU de chacun un.
ENTER Cette instruction permet de créer les structures de paramètres nécessaires aux procédures des langages de haut niveau.
ES Ce préfixe permet d'utiliser le segment ES pour la référence mémoire suivante.
FEMMS Cette instruction permet d'effacer les états MMX après le passage d'instructions MMX.
FXRSTOR Cette instruction permet de restituer rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique vers la mémoire.
FXSAVE Cette instruction permet de sauvegarder rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique de la mémoire.
HLT Cette instruction permet de faire passer le microprocesseur en mode d'arrêt. Toutefois, le processeur peut quitter cet état lorsqu'une ligne matérielle RESET ou lorsqu'une interruption non-masquable (NMI) reçoit un signal.
IDIV Cette instruction permet d'effectuer une division signée (nombre entier).
IMUL Cette instruction permet d'effectuer une multiplication signée (nombre entier).
IN Cette instruction permet de demander un octet, un mot ou un double mot provenant du port d'entrée/sortie et le retourne dans le registre accumulateur (AL, AX, EAX).
INC Cette instruction permet d'incrémenter un registre ou un emplacement mémoire.
INS Cette instruction permet de demander un octet, un mot ou un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
INSB Cette instruction permet de demander un octet du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI de 1 en fonction de l'état du drapeau de direction.
INSD Cette instruction permet de demander un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI de 4 en fonction de l'état du drapeau de direction.
INSW Cette instruction permet de demander un mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI de 2 en fonction de l'état du drapeau de direction.
INT Cette instruction permet d'exécuter l'interruption avec le numéro spécifié.
INTO Cette instruction permet d'exécuter l'interruption numéro 4 si le drapeau de débordement (OF) est fixé sur 1.
INVD Cette instruction permet de désactiver et de vider le tampon interne du micro-processeur.
INVLPG Cette instruction permet d'invalider les transferts du TLB (Translation Lookaside Buffer) du micro-processeur.
IRET Cette instruction permet d'effectuer un retour précédemment provoquer par une interruption.
IRETD Cette instruction permet d'effectuer un retour 32-bits précédemment provoquer par une interruption.
JA Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur.
JAE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur ou égal.
JB Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur.
JBE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal.
JC Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si l'indicateur de retenue est égal à 1.
JCXZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si CX = 0.
JE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si zéro (égal).
JECXZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ECX = 0.
JG Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur.
JGE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur ou égal.
JL Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur.
JLE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal.
JMP Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié.
JNA Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas supérieur.
JNAE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni supérieur ni égal.
JNB Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur.
JNBE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur ou égal.
JNC Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si indicateur de retenue égal à 0.
JNE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas égal (zéro).
JNG Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas supérieur.
JNGE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni supérieur ni égal.
JNL Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur.
JNLE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni inférieur ni égal.
JNO Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de débordement (indicateur de débordement égal à 0).
JNP Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de parité.
JNS Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de signe.
JNZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas zéro.
JO Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si débordement (indicateur de débordement égal à 1).
JP Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité.
JPE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité paire.
JPO Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité impaire.
JS Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si signe.
JZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si zéro.
LAHF Cette instruction permet de transférer les bits d'indicateurs du registre d'état vers le registre AH.
LAR Cette instruction permet de charger le registre des indicateurs d'un descripteur.
LDMXCSR Cette instruction permet d'effectuer le chargement du mot de contrôle et d'état du flux d'extension SIMD d'une opérande mémoire 32 bits.
LDS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment DS et dans un registre de déplacement spécifié.
LEA Cette instruction permet de copier l'offset d'une adresse de mémoire contenu dans un registre spécifié.
LEAVE Cette instruction permet de libérer une zone de mémoire attribué par l'instruction «ENTER» lorsqu'on utilise des procédures dans des langages de programmation de haut niveau.
LES Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment ES et dans un registre de déplacement spécifié.
LFS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment FS et dans un registre de déplacement spécifié.
LGDT Cette instruction permet de charger un descripteur de tables globale.
LGS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment GS et dans un registre de déplacement spécifié.
LIDT Cette instruction permet de charger un descripteur de tables d'interruption.
LLDT Cette instruction permet de charger un descripteur de tables local.
LMSW Cette instruction permet de copier 4 des bits d'une opérande vers les 4 bits de registre de contrôle CR0.
LOCK Cette instruction est utilisé comme préfixe avec d'autres instructions pour amener le microprocesseur à émettre un signal de verrouillage (Lock) sur le bus lors du traitement de l'instruction suivante.
LODBITS Cette instruction permet de charger AX avec les bits de DS:SI.
LODS Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction.
LODSB Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI de 1 en fonction de l'état du drapeau de direction.
LODSD Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI de 4 en fonction de l'état du drapeau de direction.
LODSW Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI de 2 en fonction de l'état du drapeau de direction.
LOOP Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0.
LOOPE Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 1.
LOOPNE Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 0.
LOOPNZ Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 0.
LOOPZ Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 1.
LSL Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source dans l'opérande de destination et fixe le drapeau ZF du registre EFLAGS.
LSS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment SS (Segment de pile) et dans un registre d'offset spécifié.
LTR Cette instruction permet de charger l'opérande source dans le champ du sélecteur de segment du registre de tâche.
MASKMOVQ Cette instruction permet d'entreposer les octets sélectionner de l'opérande source dans un emplacement mémoire de 64 bits.
MAXPS Cette instruction permet de retourner la valeur maximal de chacune des paires de valeur entre l'opérande source et l'opérande de destination.
MAXSS Cette instruction permet de retourner la valeur maximal entre l'opérande source et destination.
MINPS Cette instruction permet de retourner la valeur minimal de chacune des paires de valeur entre l'opérande source et l'opérande de destination.
MINSS Cette instruction permet de retourner la valeur minimal entre l'opérande source et destination.
MOV Cette instruction permet de copier opérande source dans une opérande destinataire.
MOVAPS Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision (4 x 32 bits).
MOVD Cette instruction permet de copier l'opérande dans un registre XMM ou vice-versa.
MOVHLPS Cette instruction permet de copier le contenu du haut d'un paquet de valeurs réel de simple précision dans sa partie basse.
MOVHPS Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de simple précision dans une opérande de destination.
MOVLHPS Cette instruction permet de copier le contenu du bas d'un paquet de valeurs réel de simple précision dans sa partie haute.
MOVLPS Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de simple précision dans un opérande de destination.
MOVMSKPS Cette instruction permet de copier les bits de signes de quatre paquets de valeurs réels de simple précision d'un registre XMM dans les 4 bits les plus bas d'un registre 32 bits. Les autres bits du registres 32 bits sont fixés à 0.
MOVNTPS Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision sans utiliser la méthode temporel pour minimiser la pollution du cache.
MOVNTQ Cette instruction permet de copier une valeur 64 bits sans utiliser la méthode temporel pour minimiser la pollution du cache.
MOVQ Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination dans le cas des registres XMM.
MOVS Cette instruction permet de copier un élément de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction.
MOVSB Cette instruction permet de copier un octet de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI de 1 en fonction de l'état du drapeau de direction.
MOVSD Cette instruction permet de copier un double mot de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI de 4 en fonction de l'état du drapeau de direction.
MOVSS Cette instruction permet de copier une valeur réel de simple précision d'une opérande source vers une opérande de destination.
MOVSW Cette instruction permet de copier un mot de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI de 2 en fonction de l'état du drapeau de direction.
MOVSX Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires avec l'extension des signes.
MOVUPS Cette instruction permet de copier le contenu de 4 paquets désalignés de valeurs réel de simple précision (4 x 32 bits).
MOVZX Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires par des 0.
MUL Cette instruction permet d'effectuer une multiplication non-signée (nombre naturel).
MULPS Cette instruction permet d'effectuer la multiplication de chacune des paires de valeur de l'opérande source et l'opérande de destination.
NEG Cette instruction permet d'effectuer le complément à 2 d'une opérande.
NIL Ce préfixe permet d'un assemblage de page de code.
NOP Cette instruction ne fait rien.
NOT Cette instruction permet d'inverser la valeur de chacun des bits d'une opérande.
NOTBIT Cette instruction permet d'effectuer le complément de bit du registre ou de l'identificateur.
O2 Ce préfixe permet d'utiliser l'opérande de données de 16 bits dans l'instruction suivante.
O4 Ce préfixe permet d'utiliser l'opérande de données de 32 bits dans l'instruction suivante.
OR Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
ORPS Cette instruction permet d'effectuer un OU BINAIRE de 128 bits sur les 2 opérandes spécifiés.
OUT Cette instruction permet d'envoyer un octet, un mot ou un double mot sur le port d'entrée/sortie.
OUTS Cette instruction permet d'envoyer un octet, un mot ou un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
OUTSB Cette instruction permet d'envoyer un octet contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 1 en fonction de l'état du drapeau de direction.
OUTSD Cette instruction permet d'envoyer un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 4 en fonction de l'état du drapeau de direction.
OUTSW Cette instruction permet d'envoyer un mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 2 en fonction de l'état du drapeau de direction.
PACKSSDW Cette instruction permet de compacté 8 paquets de double mots en mots.
PACKSSWB Cette instruction permet de compacté 8 paquets d'entier en octets.
PACKUSWB Cette instruction permet de compacté 8 paquets de mots en octets.
PADDB Cette instruction permet d'effectuer une addition scalaire sur un paquet de 8 octets.
PADDD Cette instruction permet d'effectuer une addition scalaire sur un paquet de 2 double mots.
PADDSB Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets signés.
PADDSW Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 entiers.
PADDUSB Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets.
PADDUSW Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 mots.
PADDW Cette instruction permet d'effectuer une addition scalaire sur un paquet de 4 mots.
PAND Cette instruction permet d'effectuer un «ET BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PANDN Cette instruction permet d'effectuer un «ET BINAIRE» et une «NEGATION» de chacun des bits d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PAVGB Cette instruction permet d'effectuer le calcul de la moyenne des paquets d'octets spécifiés.
PAVGUSB Cette instruction permet d'effectuer le calcul de la moyenne de paquets de 8 octets spécifiés.
PAVGW Cette instruction permet d'effectuer le calcul de la moyenne des paquets des mots spécifiés.
PCMPEQB Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh s'ils sont égales sinon à 00h.
PCMPEQD Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFh s'ils sont égales sinon à 00000000h.
PCMPEQW Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFh s'ils sont égales sinon à 0000h.
PCMPGTB Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00h.
PCMPGTD Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00000000h.
PCMPGTW Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 0000h.
PEXTRW Cette instruction permet de copier le mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination.
PF2ID Cette instruction permet de convertir un double mots d'un format réel à un format d'entier 32 bits.
PF2IW Cette instruction permet de convertir un double mots d'un format réel à un format d'entier 16 bits.
PFACC Cette instruction permet d'effectuer l'accumulation de double mots.
PFADD Cette instruction permet d'effectuer l'addition de double mots.
PFCMPEQ Cette instruction permet d'effectuer la comparaison d'égalité d'un paquet de double mots contenu dans des opérandes de 64 bits.
PFCMPGE Cette instruction permet d'effectuer la comparaison d'égalité ou de supériorité d'un paquet de double mots contenu dans des opérandes de 64 bits.
PFCMPGT Cette instruction permet d'effectuer la comparaison de supériorité d'un paquet de double mots contenu dans des opérandes de 64 bits.
PFMAX Cette instruction permet de retourner la valeur maximal de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFMIN Cette instruction permet de retourner la valeur minimal de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFMUL Cette instruction permet d'effectuer la multiplication de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFNACC Cette instruction permet d'effectuer l'accumulation négative de double mots.
PFPNACC Cette instruction permet d'effectuer un mixe d'accumulation positive et négative de double mots.
PFRCP Cette instruction permet d'effectuer la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFRCPIT1 Cette instruction permet d'effectuer la première étape d'itération de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFRCPIT2 Cette instruction permet d'effectuer la deuxième étape d'itération de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFRSQIT1 Cette instruction permet d'effectuer la première étape d'itération de la racine carré de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFRSQRT Cette instruction permet d'effectuer la racine carré approximative de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFSUB Cette instruction permet d'effectuer la soustraction de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PFSUBR Cette instruction permet d'effectuer la soustraction inversé de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PI2FD Cette instruction permet de convertir un paquet de format d'entier 32 bits à double mots d'un format réel.
PI2FW Cette instruction permet de convertir un paquet de format d'entier 16 bits à double mots d'un format réel.
PINSRW Cette instruction permet d'effectuer une copie d'un mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande.
PMADDWD Cette instruction permet d'effectuer une multiplication de 2 registres MMX contenant dans un paquet de mots d'un emplacement/mémoire.
PMAXSW Cette instruction permet de retourner la valeur maximal de chacun des mots (entier) des paquets contenu dans deux opérandes.
PMAXUB Cette instruction permet de retourner la valeur maximal de chacun des octets des paquets contenu dans deux opérandes.
PMINSW Cette instruction permet de retourner la valeur minimal de chacun des mots des paquets contenu dans deux opérandes.
PMINUB Cette instruction permet de retourner la valeur minimal de chacun des octets des paquets contenu dans deux opérandes.
PMOVMSKB Cette instruction permet de copiés les masques de chacun des octets d'un paquet contenu dans une opérande.
PMULHRW Cette instruction permet de retourner le résultat d'une matrice de 16x16 bits avec un arrondissement LSB avant de tronquer les 16 bits.
PMULHUW Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des entiers des 2 paquets d'opérandes.
PMULHW Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des mots des 2 paquets d'opérandes.
PMULLW Cette instruction permet d'effectuer la multiplication de la partie basse de chacun des mots des 2 paquets d'opérandes.
POP Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande.
POPA Cette instruction permet de désempiler de la pile respectivement les registres DI, SI, BP, SP, BX, DX, CX et AX.
POPAD Cette instruction permet de désempiler de la pile respectivement les registres EDI, ESI, EBP, ESP, EBX, EDX, ECX et EAX.
POPF Cette instruction permet de désempiler de la pile le registre 16 bits de drapeau contenant les indicateurs d'état.
POPFD Cette instruction permet de désempiler de la pile le registre 32 bits de drapeau contenant les indicateurs d'état.
POR Cette instruction permet d'effectuer un «OU BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PREFETCH Cette instruction permet d'effectuer le chargement de l'entrée d'une séquence d'alignement de mémoire de 64 bits de l'adresse mémoire spécifié dans le cache de données L1 du microprocesseur.
PREFETCH0 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T0 du microprocesseur.
PREFETCH1 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T1 du microprocesseur.
PREFETCH2 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T2 du microprocesseur.
PREFETCHNTA Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données NTA du microprocesseur.
PREFETCHW Cette instruction permet d'effectuer le chargement de l'entrée d'une séquence d'alignement de mémoire de 64 bits de l'adresse mémoire spécifié dans le cache de données L1 du microprocesseur dans un état de modification.
PSADBW Cette instruction permet d'effectuer le calcul la valeur de absolue de la différence des octets de paquet contenu dans une opérande source et destination.
PSHUF Cette instruction permet d'effectuer un mélange des mots en place dans l'opérande de destination avec un masque de contrôle dans l'opérande source.
PSLLD Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.
PSLLQ Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot.
PSLLW Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots.
PSRAD Cette instruction permet d'effectuer le décalage arithmétique de bits vers la droite d'un paquet de double mots.
PSRAW Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRLD Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double mots.
PSRLQ Cette instruction permet d'effectuer le décalage de bits vers la droite d'un quadruple mot.
PSRLW Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSUBB Cette instruction permet d'effectuer la soustraction de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits.
PSUBD Cette instruction permet d'effectuer la soustraction de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PSUBSB Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets signés d'un paquet contenu dans des opérandes de 64 bits.
PSUBSW Cette instruction permet d'effectuer la soustraction du mot de format entier de l'opérande source au mot de format entier de l'opérande de destination et écrit le résultat dans l'opérande destinataire.
PSUBUSB Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits.
PSUBUSW Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des mots d'un paquet contenu dans des opérandes de destinations.
PSUBW Cette instruction permet d'effectuer la soustraction de la valeur de chacun des mots d'un paquet contenu dans des opérandes de 64 bits.
PSWAPD Cette instruction permet d'effectuer l'échange de la partie basse de 32 bits avec la partie haute de 32 bits dans des opérandes source de 64 bits et met le résultat dans une opérande 64 bits destinataire.
PUNPCKHBW Cette instruction permet de décompacter des octets en mots dans le haut d'un paquets de 64 bits.
PUNPCKHDQ Cette instruction permet de décompacter des doubles mots en quadruples mots dans le haut d'un paquets de 64 bits.
PUNPCKHWD Cette instruction permet de décompacter des mots en double mots dans le haut d'un paquets de 64 bits.
PUNPCKLBW Cette instruction permet de décompacter des octets en mots dans le bas d'un paquets de 64 bits.
PUNPCKLDQ Cette instruction permet de décompacter des doubles mots en quadruples mots dans le bas d'un paquets de 64 bits.
PUNPCKLWD Cette instruction permet de décompacter des mots en double mots dans le bas d'un paquets de 64 bits.
PXOR Cette instruction permet d'effectuer un ou exclusif binaire d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PUSH Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSHA Cette instruction permet d'empiler respectivement les registres DI, SI, BP, SP, BX, DX, CX et AX dans la pile.
PUSHAD Cette instruction permet d'empiler respectivement les registres EDI, ESI, EBP, ESP, EBX, EDX, ECX et EAX dans la pile.
PUSHD Cette instruction permet d'empiler un double mot dans la pile.
PUSHF Cette instruction permet d'empiler respectivement le registre 16 bits de drapeau des indicateurs d'état dans la pile.
PUSHFD Cette instruction permet d'empiler respectivement le registre 32 bits de drapeau des indicateurs d'état dans la pile.
PUSHW Cette instruction permet d'empiler un mot dans la pile.
RCL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCPPS Cette instruction permet d'effectuer le calcul de la réciproque d'un paquet de valeurs de réel de simple précision.
RCPSS Cette instruction permet d'effectuer le calcul de la réciproque d'une valeur de réel de simple précision.
RCR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RDMSR Cette instruction permet de charger le contenu du modèle de registre 64-bits (MSR) indiquer par le registre ECX dans le couple de registre EDX:EAX.
RDPMC Cette instruction permet d'effectuer la lecture du compteur du moniteur de performance.
RDTSC Cette instruction permet de charger la valeur courante du compteur de temps du microprocesseur dans le couple de registres EDX:EAX.
REP Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions tant que CX ne vaut pas 0.
REPC Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur CF = 0.
REPE Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 0.
REPNC Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur CF = 1.
REPNE Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 1.
REPNZ Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 1.
REPZ Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 0.
RET Cette instruction permet de quitter une procédure.
RETF Cette instruction permet de quitter une procédure ayant lieu avec un appel long (FAR CALL).
RETN Cette instruction permet de quitter une procédure ayant lieu avec un appel court (NEAR CALL).
ROL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROL4 Cette instruction permet d'effectuer une rotation des bits vers la gauche : Heb=Leb HAL,Leb=LAL LAL=Heb.
ROR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROR4 Cette instruction permet d'effectuer une rotation des bits vers la droite : Leb=Heb Heb=LAL AL=eb
RSM Cette instruction permet de retourner le contrôle du programme du mode de gestion système (SMM) pour le programme d'application ou la procédure du système d'exploitation ayant été interrompu lorsque le microprocesseur à reçu un signal SSM.
RSQRTPS Cette instruction permet de calculer la réciproque approximative de la racine carré d'un paquet de simple précision.
RSQRTSS Cette instruction permet de calculer la réciproque approximative de la racine carré d'un scalaire de simple précision.
SAHF Cette instruction permet de copier les bits du registre AH dans l'octet de poids faible dans le registre des drapeaux (les indicateurs d'état).
SAL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SBB Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SCAS Cette instruction permet de comparer un octet, un mot ou un double mot avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
SCAS Cette instruction permet de comparer un octet, un mot ou un double mot avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
SCASB Cette instruction permet de comparer le registre AL avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 1 en fonction de l'état du drapeau de direction.
SCASD Cette instruction permet de comparer le registre EAX avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 4 en fonction de l'état du drapeau de direction.
SCASW Cette instruction permet de comparer le registre AX avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 2 en fonction de l'état du drapeau de direction.
SETBIT Cette instruction permet de fixer le bit du registre ou de l'identificateur.
SET Ces instructions permettent de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état du registre 32 bits de drapeau est vrai sinon fixe la valeur à 0.
SFENCE Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant emmagasiner du SFENCE et les instructions suivant le SFENCE.
SGDT Cette instruction permet d'entreposer le sélecteur de segment dans le registre GDTR (registre de table global de descripteur) dans l'opérande de destination.
SHL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHLD Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHRD Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHUFPS Cette instruction permet de copier 4 paquets de valeurs de format réel de simple précision dans une opérande destinataire dans la partie basse d'un quadruple mot de celle-ci et copie 2 des 4 paquets de valeurs de format réel de simple précision dans l'opérande source dans la partie haute d'un quadruple mot de l'opérande destinataire.
SIDT Cette instruction permet d'entreposer le registre de descripteur de table d'interruption (IDTR) dans l'opérande de destination.
SLDT Cette instruction permet d'entreposer le sélecteur de segment dans le registre LDTR (registre de table local de descripteur) dans l'opérande de destination.
SMSW Cette instruction permet d'entreposer le mot des états (soit les bits de 0 à 15 du registre de contrôle CR0) à partir du registre de tâche (TR) dans l'opérande cible.
SQRTPS Cette instruction permet d'effectuer le calcul de la racine carré d'un paquet de valeur de simple précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de simple précision.
SQRTSS Cette instruction permet d'effectuer le calcul de la racine carré d'une valeur de simple précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de simple précision.
SS Ce préfixe permet d'indiquer à une instruction d'utiliser le Segment de Pile (Stack Segment) pour adresse dans l'opérande.
STC Cette instruction permet de fixer l'indicateur de retenue (CF) à la valeur 1.
STD Cette instruction permet de fixer l'indicateur de direction (DF) à la valeur 1.
STI Cette instruction permet de fixer l'indicateur d'interruption (IF) à la valeur 1.
STMXCSR Cette instruction permet de copier le MXCSR dans un emplacement mémoire de 32 bits.
STOBITS Cette instruction permet d'entreposer des bits d'un registre à partir d'un opérande.
STOS Cette instruction permet de copier un octet, un mot ou un double mot dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
STOSB Cette instruction permet de copier le registre AL dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 1 en fonction de l'état du drapeau de direction.
STOSD Cette instruction permet de copier le registre EAX dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 4 en fonction de l'état du drapeau de direction.
STOSW Cette instruction permet de copier le registre AX dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 2 en fonction de l'état du drapeau de direction.
STR Cette instruction permet d'entreposer le sélecteur de segment à partir du registre de tâche (TR) à l'opérande cible
SUB Cette instruction permet de soustraire une valeur à une opérande.
SUB4S Cette instruction permet de soustraire CL en BSD de DS:SI ou ES:DI.
SUBPS Cette instruction permet d'effectuer une soustraction de 4 paquets de valeurs réels de simple précision d'une opérande source et d'une opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de simple précision.
SUBSS Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de simple précision d'une opérande source et destination et entrepose le résultat dans une opérande de destination de valeur réel de simple précision.
SYSENTER Cette instruction permet d'effectuer le transférer du contrôle d'un point d'entrée au système d'exploitation.
SYSEXIT Cette instruction permet de retourner du système d'exploitation à une application.
TEST Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TESTBIT Cette instruction permet de tester un bit du registre ou de l'identificateur.
UCOMISS Cette instruction permet d'effectuer une comparaison désordonnée de valeurs réels de simple précision dans la partie basse d'un double mot du premier opérande et du deuxième opérande, et fixe les drapeaux ZF, PF et FC dans le registre EFLAGS selon le résultat (non-ordonnée, supérieur à, inférieur ou égal).
UNPCKHPS Cette instruction permet d'effectuer un dépaquetage de la partie haute d'un réel de simple précision d'un opérande source et destination et met le résultat dans l'opérande de destination.
UNPCKLPS Cette instruction permet d'effectuer un dépaquetage de la partie basse d'un réel de simple précision d'une opérande source et destination et met le résultat dans l'opérande de destination.
VERR Cette instruction permet de vérifier si le code ou le segment de données spécifié est en mode lecture à partir du niveau de privilège courant (CPL).
VERW Cette instruction permet de vérifier si le code ou le segment de données spécifié est en mode écriture à partir du niveau de privilège courant (CPL).
WAIT Cette instruction permet de faire passer le microprocesseur en mode d'attente jusqu'à ce que la ligne de teste sur la carte mère s'active.
WBINVD Cette instruction permet de désactiver et de vider le tampon interne du micro-processeur.
WRMSR Cette instruction écrit les valeurs contenues dans le MSR (Model-Specific Register) en fonction du registre d'index ECX dans la paire des registres EDX:EAX.
XADD Cette instruction permet d'échanger le premier opérande avec le deuxième opérande, et ensuite effectue la somme des valeurs dans le premier opérande.
XCHG Cette instruction permet d'échanger la valeur de deux opérandes.
XLAT Cette instruction permet de remplacer le contenu du registre AL par un octet de la «tablesource».
XLATB Cette instruction permet de remplacer le contenu du registre AL par un octet de la «tablesource» sans opérande.
XOR Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XORPS Cette instruction permet d'effectuer un ou exclusif binaire de 4 paquets de valeurs réel de simple précision dans une opérande source et destination et de mettre le résultat dans l'opérande de destination.


Dernière mise à jour : Samedi, le 8 août 2020