Section courante

A propos

Section administrative du site

Assembleur MIPS

SRLV

MIPS Shift right logical variable

Syntaxe

srlv $d, $t, $s

Description

Cette instruction permet d'effectuer un décalage de la valeur d'un registre vers la droite du nombre de bits spécifié et met le résultat dans le registre de destination.

Algorithme

$d$t >> $s
advance_pc(4)

MODULE advance_pc(offset)
   PCnPC
   nPCnPC + offset

Mnémonique

Instruction Opcode Description
srlv $d, $t, $s 0000 00ss ssst tttt dddd d000 0000 0110 Cette instruction permet d'effectuer un décalage de la valeur d'un registre vers la droite du nombre de bits spécifié et met le résultat dans le registre de destination.


Dernière mise à jour : Mardi, le 28 juillet 2015