Section courante

A propos

Section administrative du site

Assembleur PDP-11

ASH

Arithmetic Shift

Syntaxe

ASH s,r

Description

Cette instruction permet d'effectuer un décalage arithmétique de bits.

Algorithme

r ← r x 2^s

Mnémonique

Instruction Opcode
ASH s,r 072RSS

Registre de codes de condition

Cette instruction affectera les bits de drapeau du registre de codes de condition de la façon suivante :

Nom du drapeau Description
N Ce bit est fixé si résultat < 0
Z Ce bit est fixé si résultat = 0
V Ce bit est fixé si le signe du registre a changé pendant le changement. Effacé si NN = 0.
C Ce bit est chargé depuis le dernier bit décalé hors du registre. Effacé si NN = 0.


Dernière mise à jour : Lundi, le 8 octobre 2018