| Assembleur PDP-11 |
ASR |
| Arithmetic Shift Right |
Syntaxe
Description
Cette instruction permet d'effectuer un décalage arithmétique de bits vers la droite.
Algorithme
Mnémonique
| Instruction |
Opcode
|
| ASR d |
0062DD |
| ASRB d |
1062DD |
Registre de codes de condition
Cette instruction affectera les bits de drapeau du registre de codes de condition de la façon suivante :
| Nom du drapeau |
Description |
| N |
Ce bit est fixé si le bit de poids fort du résultat est défini (résultat < 0) |
| Z |
Ce bit est fixé si résultat = 0 |
| V |
Ce bit est chargé à partir du OU exclusif du bit N et du bit C (comme défini par l'achèvement de l'opération de décalage). |
| C |
Ce bit est chargé avec le bit de poids faible de la destination. |
Dernière mise à jour : Lundi, le 8 octobre 2018
