| Assembleur SuperH | SHLLn |
|---|---|
| SuperH | Shift Logical Left n Bits |
Syntaxe
| SHLL2 Rn |
| SHLL8 Rn |
| SHLL16 Rn |
Description
Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la gauche de 2, 8 ou 16 bit et entrepose le résultat dans le registre spécifié.
Algorithme
|
MODULE SHLL2(long n) * SHLL2 Rn R[n] ← R[n] << 2 PC ← PC + 2 MODULE SHLL8(long n) * SHLL8 Rn R[n] ← R[n] << 8 PC ← PC + 2 MODULE SHLL16(long n) * SHLL16 Rn R[n] ← R[n] << 16 PC ← PC + 2 |
Mnémonique
| Instruction | Abstrait | Opcode | Cycle |
|---|---|---|---|
| SHLL2 Rn | Rn ← Rn << 2 | 0100nnnn00001000 | 1 |
| SHLL8 Rn | Rn ← Rn << 8 | 0100nnnn00011000 | 1 |
| SHLL16 Rn | Rn ← Rn << 16 | 0100nnnn00101000 | 1 |
Dernière mise à jour : Mardi, le 28 juillet 2015