| Assembleur SuperH | SHLRn |
|---|---|
| SuperH | Shift Logical Right n Bits |
Syntaxe
| SHLR2 Rn |
| SHLR8 Rn |
| SHLR16 Rn |
Description
Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la droite de 2, 8 ou 16 bit et entrepose le résultat dans le registre spécifié.
Algorithme
|
MODULE SHLR2(n) * SHLR2 Rn R[n] ← R[n] >> 2 R[n] ← R[n] ∩ 3FFFFFFFh PC ← PC + 2 MODULE SHLR8(n) * SHLR8 Rn R[n] ← R[n] >> 8 R[n] ← R[n] ∩ 00FFFFFFh PC ← PC + 2 MODULE SHLR16(n) * SHLR16 Rn R[n] ← R[n] >> 16 R[n] ← R[n] ∩ 0000FFFFh PC ← PC + 2 |
Mnémonique
| Instruction | Abstrait | Opcode | Cycle |
|---|---|---|---|
| SHLR2 Rn | Rn >> 2 → Rn | 0100nnnn00001001 | 1 |
| SHLR8 Rn | Rn >> 8 → Rn | 0100nnnn00011001 | 1 |
| SHLR16 Rn | Rn >> 16 → Rn | 0100nnnn00101001 | 1 |
Dernière mise à jour : Mardi, le 28 juillet 2015