ASM

Syntaxe

Paramètres

Description

Ce mot réservé permet l'inclusion d'instruction assembleur en ligne.

Remarques

• Voici les instructions du langage d'assemblage 68000 acceptées par l'assembleur en ligne :

Instructions	Description
ABCD	Cette instruction permet d'ajouter l'opérande source à l'opérande de destination avec le bit d'extension et entrepose le résultat dans l'opérande de destination pour un nombre BCD.
ADD	Cette instruction permet d'ajouter l'opérande source à l'opérande de destination en utilisant l'addition binaire et entrepose le résultat dans l'opérande de destination.
ADDA	Cette instruction permet d'ajouter l'opérande source au registre d'adresse de destination en entrepose le résultat dans le registre d'adresse de destination.
ADDI	Cette instruction permet d'ajouter la donnée immédiate à l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
ADDQ	Cette instruction permet d'ajouter la donnée immédiate dans un opérande destinataire de 8 et entrepose le résultat dans l'adresse de destination.
ADDX	Cette instruction permet d'ajouter l'opérande source à l'opérande de destination avec le bit d'extension et entrepose le résultat dans l'emplacement de destination.
AND	Cette instruction permet d'effectuer un «Et binaire» de l'opérande source avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
ANDI	Cette instruction permet d'effectuer un «Et binaire» de la donnée immédiate et de l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
ASL	Cette instruction permet d'effectuer un décalage des bits de l'opérande vers la gauche et le dernier bit reçoit la valeur du bit de retenue.
ASR	Cette instruction permet d'effectuer un décalage des bits de l'opérande vers la droite et le dernier bit reçoit la valeur du bit de retenue.
BCC	Cette instruction permet d'effectuer le déplacement spécifié si la condition spécifié est vrai.
BCHG	Cette instruction permet d'effectuer un test de bit dans l'opérande destination et fixe le code de condition Z appropriée, puis inverse le bit spécifié dans la destination. Lorsque la destination est un registre de données, n'importe quel nombres 32 bits peut être spécifié en modulo 32 bits.
BCLR	Cette instruction permet d'effectuer un test de bit dans l'opérande destination et fixe le code de condition Z appropriée, puis fixe le bit spécifié à 0 dans la destination.
BCS	Cette instruction permet d'indiquer si le drapeau de retenue vaut 1
BEQ	Cette instruction permet d'indiquer si le drapeau de zéro vaut 1
BGE	Cette instruction permet d'indiquer un nombre supérieur ou égale
BGT	Cette instruction permet d'indiquer un nombre supérieur
BHI	Cette instruction permet d'indiquer si le drapeau de retenue et de zéro vaut 1
BHS
BLE	Cette instruction permet d'indiquer un nombre inférieur ou égale
BLO
BLS	Cette instruction permet d'indiquer si le drapeau de retenue et de zéro vaut 1
BLT	Cette instruction permet d'indiquer un nombre inférieur
BMI	Cette instruction permet d'indiquer si le drapeau de plus vaut 1
BNE	Cette instruction permet d'indiquer si le drapeau de zéro vaut 0
BNZ
BPL	Cette instruction permet d'indiquer si le drapeau de plus vaut 0
BRA	Cette instruction permet que l'exécution du programme se poursuive à l'emplacement (PC) + déplacement.
BSET	Cette instruction permet de tester un bit dans l'opérande de destination et fixe le code de condition Z, de manière appropriée, et alors fixe le bit de destination spécifié.
BSR	Cette instruction permet d'empiler un mot long de l'instruction immédiate après l'instruction BSR dans la pile du système.
BTST	Cette instruction permet de tester un bit de l'opérande de destination et fixe le code de condition Z de façon approprié.
BVC
BVS
BZE
CHK	Cette instruction permet de comparer la valeur dans le registre de données spécifié dans l'instruction à zéro et la limite supérieur.
CLR	Cette instruction permet de mettre 0 dans l'opérande de destination.
CMP	Cette instruction permet de soustraire l'opérande source au registre de données de destination et fixe les codes de conditions selon les résultats et sans modifier le contenu du registre de données pour des opérations en octet, mot ou entier long.
CMPA	Cette instruction permet de soustraire l'opérande source au registre de données de destination et fixe les codes de conditions selon les résultats et sans modifier le contenu du registre de données pour des mots et des entiers long.
CMPI	Cette instruction permet d'effectuer une comparaison avec une valeur immédiate.
CMPM	Cette instruction permet de soustraire l'opérande source et l'opérande de destination et fixe les codes de conditions selon les résultats et sans modifier le contenu de l'opérande de destination pour des opérations en octet, mot ou entier long.
DBCC	Cette instruction permet d'effectuer une décrémentation et d'effectuer un branchement conditionnel.
DBCS	Cette instruction permet d'indiquer le drapeau de retenue fixé
DBEQ	Cette instruction permet d'indiquer est égale
DBF	Cette instruction permet d'indiquer une condition fausse
DBGE	Cette instruction permet d'indiquer un entier supérieur ou égale
DBGT	Cette instruction permet d'indiquer un entier supérieur
DBHI	Cette instruction permet d'indiquer supérieur
DBHS
DBLE	Cette instruction permet d'indiquer un entier inférieur ou égale
DBLO
DBLS	Cette instruction permet d'indiquer inférieur ou égale
DBLT	Cette instruction permet d'indiquer un entier inférieur
DBMI	Cette instruction permet d'indiquer un négatif
DBNE	Cette instruction permet d'indiquer n'est pas égale
DBNZ
DBPL	Cette instruction permet d'indiquer un positif
DBRA	Cette instruction permet d'indiquer un saut inconditionnel
DBT	Cette instruction permet d'indiquer une condition vraie
DBVC	Cette instruction permet d'indiquer qu'il n'y a pas de débordement.
DBVS	Cette instruction permet d'indiquer qu'il y a un débordement
DBZE
DIVS	Cette instruction permet de diviser l'opérande de destination entier par l'opérande source entier et entrepose le résultat entier dans la destination.
DIVU	Cette instruction permet de diviser l'opérande de destination naturel par l'opérande source naturel et entrepose le résultat naturel dans la destination.
EOR	Cette instruction permet d'effectuer un «Ou exclusif binaire» de l'opérande source avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
EORI	Cette instruction permet d'effectuer un «Ou exclusif binaire» de la données immédiate avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
EXG	Cette instruction permet d'échanger le contenu de deux registres 32 bits.
EXT	Cette instruction permet d'étendre un octet dans un registre de données à un mot ou à un mot à dans un registre de données à un long mot, en répliquant le bit de signe vers la gauche.
ILLEGAL	Cette instruction permet de forcer une exception d'instruction illégale, soit un vecteur numéro 4.
JMP	Cette instruction permet de poursuivre l'exécution du programme à l'adresse effective spécifié.
JSR	Cette instruction permet d'empiler l'adresse du mot long de l'instruction immédiate après l'instruction JSR sur la pile du système.
LEA	Cette instruction permet de charger l'adresse effective dans le registre d'adresse spécifié.
LINK	Cette instruction permet d'empiler le contenu dans le registre d'adresse spécifié de la pile.
LSL	Cette instruction permet d'effectuer un décalage des bits vers la gauche et le bit de retenue reçoit le dernier bit sortie de l'opérande.
LSR	Cette instruction permet d'effectuer un décalage des bits vers la droite et le bit de retenue reçoit le dernier bit sortie de l'opérande.
MOVE	Cette instruction permet de déplacer des données d'octets, de mot ou de mot long, de la source vers l'emplacement de destination et fixe les codes de condition selon les données.
MOVEA	Cette instruction permet de déplacer le contenu de la source vers le registre d'adresse de destination.
MOVEM	Cette instruction permet de déplacer le contenu du registre sélectionné ou de l'emplacement de mémoire consécutif débutant à l'emplacement spécifié vers l'adresse effective.
MOVEP	Cette instruction permet de déplacer les données entre le registre de données et les octets alternés dans l'espace d'adresse débutant à l'emplacement spécifié et incrémente de 2.
MOVEQ	Cette instruction permet de déplacer l'octet de données immédiates vers un registre de données 32 bits.
MULS	Cette instruction permet de multiplier deux opérandes entières et donne un résultat entier.
MULU	Cette instruction permet de multiplier deux opérandes naturels et donne un résultat naturel.
NBCD	Cette instruction permet de soustraire l'opérande source et le bit étendue de zéro pour un nombre BCD.
NEG	Cette instruction permet de soustraire l'opérande de destination de zéro et entrepose le résultat dans l'emplacement de destination.
NEGX	Cette instruction permet de soustraire l'opérande de destination de bit d'extension de zéro et entrepose le résultat dans l'emplacement de destination.
NOP	Cette instruction permet de faire aucune opération.
NOT	Cette instruction permet de calculer le complément à 1 pour l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
OR	Cette instruction permet d'effectuer un «Ou binaire» de l'opérande source avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
ORI	Cette instruction permet d'effectuer un «Ou binaire» de la données immédiate avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
PEA	Cette instruction permet de calculer l'adresse effective d'un mot long et de l'empiler sur la pile.
RESET	Cette instruction permet de réinitialiser les périphériques externe.
ROL	Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la gauche sans inclure le bit d'extension dans la rotation.
ROR	Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la droite sans inclure le bit d'extension dans la rotation.
ROXL	Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la gauche en incluant le bit d'extension dans la rotation.
ROXR	Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la droite en incluant le bit d'extension dans la rotation.
RTE	Cette instruction permet de retourner d'une exception. Ainsi, SR et PC sont restauré par le contenu de SP et tous les bits SR sont affectés.
RTR	Cette instruction permet de prendre le code de condition et la valeur du compteur de programme de la pile.
RTS	Cette instruction permet de dépiler la valeur du compteur de programme de la pile.
SBCD	Cette instruction permet de soustraire l'opérande source de l'opérande de destination et entrepose le résultat dans l'emplacement de destination pour un nombre BCD.
SCC	Cette instruction permet de tester le code de condition spécifié et si la condition est vrai, alors il fixe l'octet spécifié par l'adresse effective à la valeur vrai sinon il fixe la valeur fausse.
SCS	Cette instruction permet d'indiquer si le drapeau de retenue vaut 1
SEQ	Cette instruction permet d'indiquer si le drapeau de zéro vaut 1
SF	Cette instruction permet d'indiquer si le drapeau zéro vaut 1
SGE	Cette instruction permet d'indiquer un nombre supérieur ou égale
SGT	Cette instruction permet d'indiquer un nombre supérieur
SHI	Cette instruction permet d'indiquer si le drapeau de retenue et de zéro vaut 0
SHS
SLE	Cette instruction permet d'indiquer un nombre inférieur ou égale
SLO
SLS	Cette instruction permet d'indiquer si le drapeau de retenue et de zéro vaut 1
SLT	Cette instruction permet d'indiquer un nombre inférieur
SMI	Cette instruction permet d'indiquer si le drapeau de plus vaut 1
SNE	Cette instruction permet d'indiquer si le drapeau de zéro vaut 0
SNZ
SPL	Cette instruction permet d'indiquer si le drapeau de plus vaut 0
ST
STOP	Cette instruction permet d'arrêter l'exécution d'un processus.
SUB	Cette instruction permet de soustraire l'opérande source de l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
SUBA	Cette instruction permet de soustraire l'opérande source au registre d'adresse de destination en entrepose le résultat dans le registre d'adresse de destination.
SUBI	Cette instruction permet de soustraire la donnée immédiate à l'opérande de destination et entrepose le résultat dans l'emplacement de destination.
SUBQ	Cette instruction permet de soustraire la donnée immédiate dans un opérande destinataire de 8 octets et entrepose le résultat dans l'adresse de destination.
SUBX	Cette instruction permet de soustraire l'opérande source à l'opérande de destination avec le bit d'extension et entrepose le résultat dans l'emplacement de destination.
SVC
SVS
SWAP	Cette instruction permet d'échanger les mots de 16 bits d'un registre de données de 32 bits.
SZE
TAS	Cette instruction permet de tester et fixer l'octet de l'opérande d'adresse par le champ de l'adresse effective.
TRAP	Cette instruction permet de provoquer une exception du numéro de vecteur spécifié.
TRAPV	Cette instruction permet de provoquer une exception du numéro de vecteur 7 si la condition de débordement est définie.
TST	Cette instruction permet de comparer l'opérande avec zéro et fixe les codes de condition selon le résultat du test.
UNLK	Cette instruction permet de charger le pointeur de pile à partir du registre d'adresse spécifié et alors charge le registre d'adresse avec mot long à partir du haut de la pile.



• Voici les registres connus par l'assembleur en ligne : D0, D1, D2, D3, D4, D5, D6, D7, A0, A1, A2, A3, A4, A5, A6, A7, SP, USP, PC, CCR, SR.
• Les mots réservés ASM et ASSEMBLER sont utilisés pour écrire le langage assembleur directement dans votre code source Pascal.