Section courante

A propos

Section administrative du site

ELSE

Autrement
VHDL

Syntaxe

if condition then
   sequential_statements_true
else
   sequential_statements_false
end if;

Paramètres

Nom Description
condition Ce paramètre permet d'indiquer la condition à vérifier.
sequential_statements_true Ce paramètre permet d'indiquer la séquence d'instructions à exécuter si la condition est vrai.
sequential_statements_false Ce paramètre permet d'indiquer la séquence d'instructions à exécuter si la condition est faux.

Description

Ce mot réservé permet d'indiquer une alternative dans le cas d'une condition fausse dans les instructions IF ou WHEN.



Dernière mise à jour : Mercredi, le 30 mai 2018