GENERIC MAP |
Carte générique |
|---|---|
| VHDL | |
Syntaxe
|
instance_label: component_name generic map (generic_association_list) port map (port_association_list); |
Paramètres
| Nom | Description |
|---|---|
| instance_label | Ce paramètre permet d'indiquer une instance d'étiquette. |
| component_name | Ce paramètre permet d'indiquer un nom de composante. |
| generic_association_list | Ce paramètre permet d'indiquer une liste d'association générique. |
| port_association_list | Ce paramètre permet d'indiquer une liste d'association de port. |
Description
Ce mot réservé permet d'associer les valeurs de constantes dans un bloc à des constantes définies à l'extérieur du bloc.
Remarque
- En général, on utilise un generic map dans une entité spécifié incluant une architecture et lorsque que l'architecture comprenne un bloc. Ainsi, une instruction de generic map peut être utilisée pour définir la valeur d'une constante d'entité (ayant été définie par une déclaration generic dans la déclaration entity), égale à la valeur d'une constante de bloc (définie par une instruction generic).
Dernière mise à jour : Mercredi, le 30 mai 2018