Section courante

A propos

Section administrative du site

LOOP

Boucle
VHDL

Syntaxe

loop_label: while condition loop
   sequence_of_statements
end loop loop_label;
loop_label: for loop_parameter in range loop
   sequence_of_statements
end loop loop_label;

Paramètres

Nom Description
loop_label Ce paramètre permet d'indiquer le nom de l'étiquette de la boucle.
condition Ce paramètre permet d'indiquer une condition vrai à satisfaire pour rester dans la boucle.
sequence_of_statements Ce paramètre permet d'indiquer la séquence d'instructions à exécuter à chaque passage de la boucle.
loop_parameter Ce paramètre permet d'indiquer la variable de compteur de la boucle.
range Ce paramètre permet d'indiquer l'intervalle du compteur de la boucle.

Description

Ce mot réservé permet d'exécuter une série d'instructions séquentiel plusieurs fois. Une instruction de boucle (loop) peut inclure : un schéma d'itération while, un schéma d'itération for, ou pas de schéma d'itération. Une instruction de boucle (loop) utilisant un schéma d'itération while inclut respectivement les éléments suivants : une étiquette de boucle optionnelle, le mot réservé while, suivi de la condition contrôlant si la série d'instructions séquentielles dans la boucle est exécutée, suivi du mot réservé loop, la série d'instructions séquentielles à exécuter si la condition est vraie, les mots réservés end loop, suivis d'une étiquette de boucle facultative (qui, si elle est utilisée, doit être la même que l'étiquette de la boucle).



Dernière mise à jour : Mercredi, le 30 mai 2018