Dual Independant Bus (DIB) |
Intel et AMD |
|---|---|
| Architecture de microprocesseur | |
Description
Cette architecture de microprocesseur permet d'indiquer le DIB, provenant de l'abréviation de l'anglicisme Dual Independant Bus, laquelle a été créé pour améliorer la bande passante et les performances du bus du microprocesseur de sixième génération. Le fait d'avoir deux bus d'entrée/sortie de données indépendants permet au microprocesseur d'accéder aux données de l'un de ses bus simultanément et en parallèle, plutôt que de manière séquentielle (comme dans un système à bus unique). Le bus du processeur principal (souvent appelé frontal) est l'interface entre le processeur et la carte mère ou l'ensemble de puces. Le deuxième bus (arrière) d'un processeur avec DIB est utilisé pour le cache L2, cette situation lui permettant de fonctionner à des vitesses beaucoup plus élevées que s'il partageait le bus du processeur principal. L'architecture DIB est composée de deux bus : le bus cache L2 et le bus CPU principal, souvent appelé FSB (Front Side Bus). Les processeurs de classe P6, du Pentium Pro au Core 2, ainsi que les microprocesseurs Athlon 64 peuvent utiliser les deux bus simultanément, éliminant ainsi un goulot d'étranglement. L'architecture à double bus permet au cache L2 des nouveaux processeurs de fonctionner à pleine vitesse à l'intérieur du coeur du processeur sur un bus indépendant, laissant le bus CPU principal (FSB) pour gérer les données normales entrant et sortant de la puce. Les deux bus roulent à des vitesses différentes. Le bus frontal ou le bus CPU principal est couplé à la vitesse de la carte mère, tandis que le bus cache arrière ou L2 est couplé à la vitesse du coeur du processeur. À mesure que la fréquence des processeurs augmente, la vitesse du cache L2 augmente également.
Remarques
- Le DIB a été créé pour améliorer la bande passante et les performances du bus processeur.
- Le fait d'avoir deux bus d'entrée/sortie de données indépendants permet au processeur d'accéder aux données de l'un de ses bus simultanément et en parallèle, plutôt que de manière séquentielle singulière comme dans un système à bus unique.
- Le DIB permet également au bus système d'effectuer plusieurs transactions simultanées (au lieu de transactions séquentielles singulières), accélérant le flux d'informations au sein du système et augmentant les performances. Dans l'ensemble, l'architecture DIB offre jusqu'à trois fois les performances de bande passante sur un processeur d'architecture à bus unique.