Section courante

A propos

Section administrative du site

NetBurst

Intel
Architecture de microprocesseur

Description

Cette architecture de microprocesseur permet d'indiquer l'architecture des microprocesseurs Pentium 4. La microarchitecture NetBurst fournit : un moteur d'exécution rapide, des unités logiques arithmétiques (ALU) fonctionnent à deux fois la fréquence du processeur, des opérations entières de base peuvent être réparties en 1/2 horloge de processeur, une technologie Hyper-Pipelined Technology, une ligne profond pour permettre des taux d'horloge de pointe pour les ordinateurs de bureau et les serveurs, une exécution dynamique avancée, un moteur d'exécution spéculatif profond et de hors service, jusqu'à 126 instructions à la volé, jusqu'à 48 chargements et 24 entreposage dans la ligne 1 la capacité de prédiction de branche améliorée, réduit la pénalité de mauvaise prévision associée aux lignes plus profonds, un algorithme avancé de prédiction de branche, un tableau cible de branche d'entrée de 4 Ko, un nouveau sous-système de cache, des caches de premier niveau, un Advanced Execution Trace Cache entreposant les instructions décodées, un Execution Trace Cache supprimant la latence du décodeur des principales boucles d'exécution, un cache de trace d'exécution intégrant le chemin du flux d'exécution du programme sur une seule ligne, un cache de données à faible latence, un cache de deuxième niveau, un cache de transfert avancé unifié à 8 voies de niveau 2 à pleine vitesse, une bande passante et les performances augmentent avec la fréquence du processeur, un interface de bus haute performance à quatre pompes vers le bus système de microarchitecture NetBurst, une prise en charge une horloge de bus évolutive à quatre pompes pour atteindre une vitesse effective jusqu'à 4 fois supérieure, une capacité de fournir jusqu'à 8,5 Go de bande passante par seconde, un problème superscalaire pour permettre le parallélisme, des registres matériels étendus avec renommage pour éviter les limitations d'espace de nom de registre et la taille de la ligne de cache de 64 octets (transfère les données jusqu'à deux lignes par secteur).



Dernière mise à jour: Vendredi, le 31 janvier 2020