Section courante

A propos

Section administrative du site

Assembleur 80x86

FLD

INTEL MPU 8087+ Float LoaD

Syntaxe

FLD source

Description

Cette instruction permet de charger le nombre réel du registre ST(0) dans la pile.

Algorithme

Décrémentation de la pile du FPU
ST(0)source

Mnémonique

Instruction Opcode Description
FLD mem32 D9h /0 Cette instruction permet de charger le nombre réel 32 bits du registre ST(0) dans la pile.
FLD mem64 DDh /0 Cette instruction permet de charger le nombre réel 64 bits du registre ST(0) dans la pile.
FLD mem80 DBh /5 Cette instruction permet de charger le nombre réel 80 bits du registre ST(0) dans la pile.
FLD fpureg D9h (C0h+r) Cette instruction permet de charger le nombre réel du registre ST(0) dans la pile.

Voir également

Langage de programmation - Assembleur 80x86 - MPU : Coprocesseur mathématique

Références

Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 846
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 446 à 448.

Dernière mise à jour : Vendredi, le 5 septembre 2014