Section courante

A propos

Section administrative du site

Assembleur 80x86

FXCH

INTEL MPU 8087+ Float eXchange

Syntaxe

FXCH
FXCH fpureg
FXCH fpureg,ST0
FXCH ST0,fpureg

Description

Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.

Algorithme

SI nombre d'opérande est 1 ALORS
   temp ← ST(0)
   ST(0) ← fpureg
   fpureg ← temp
SINON
   temp ← ST(0)
   ST(0) ← ST(1)
   ST(1) ← temp
FIN SI

Mnémonique

Instruction Opcode Description
FXCH D9h C9h Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.
FXCH fpureg D9h (C8h+r) Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.
FXCH fpureg D9h C9h Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.
FXCH fpureg,ST0 D9h (C8h+r) Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.
FXCH ST0,fpureg D9h C8h+r Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.

Voir également

Langage de programmation - Assembleur 80x86 - MPU : Coprocesseur mathématique

Références

Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 852
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 518 à 519.

Dernière mise à jour : Vendredi, le 5 septembre 2014