| Assembleur 80x86 | INVEPT |
|---|---|
| INTEL VMX (Virtualisation) | Invalidate Translations Derived from EPT |
Syntaxe
| INVEPT destination, source |
Description
Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré dérivé des tables de pages étendue (EPT).
Algorithme
|
SI (pas dans opération VMX ) ou (RFLAGS.VM = 1) ou (IA32_EFER.LMA = 1 et CS.L = 0) ALORS EXCEPTION #UD SINON SI dans VMX mais pas l'opération racine ALORS quitte le VM SINON SI CPL > 0 ALORS EXCEPTION #GP(0) SINON INVEPT_TYPE ← valeur de l'opérande de registre SI IA32_VMX_EPT_VPID_CAP MSR indique que le processus ne support pas INVEPT_TYPE ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON INVEPT_DESC ← valeur d'opérande mémoire EPTP ← INVEPT_DESC(63..0) EVALUER CAS INVEPT_TYPE CAS 1: SI entrée VM avec l'active «EPT» VM contrôle d'exécution fixé à 1 en échec à cause de la valeur EPTP ALORS VMfail(Opérande invalide à INVEPT/INVVPID) SINON Cartographie invalide associé avec EPTP(51..12) succès VM FIN SI CAS 2: Cartographie invalide associé avec tous les EPTPs succès VM FIN EVALUER CAS FIN SI FIN SI |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| INVEPT r64, m128 | 66h 0Fh 38h 80h | Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré dérivé des tables de pages étendue (EPT). |
| INVEPT r32, m128 | 66h 0Fh 38h 80h | Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré dérivé des tables de pages étendue (EPT). |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 570 à 572.
Dernière mise à jour : Lundi, le 1 septembre 2014