Section courante

A propos

Section administrative du site

Assembleur 80x86

PSLLD

INTEL Pentium Pro+ Packed Shift Left Logical Dwords

Syntaxe

PSLLD destination, source

Description

Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.

Algorithme

destination(31..0) ← destination(31..0) << source
destination(63..32) ← destination(63..32) << source

Mnémonique

Instruction Opcode Description
PSLLD mm,mm/m64 0Fh F2h /r Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.
PSLLD mm,Imm8 0Fh 72h /6 Imm8 Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.

Références

Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 272 à 277.

Dernière mise à jour : Vendredi, le 5 septembre 2014