Section courante

A propos

Section administrative du site

Assembleur 80x86

RCL

INTEL 8088+ Rotate Through Carry Left

Syntaxe

RCL opérandecible,1 8088+
RCL opérandecible,CL 8088+
RCL opérandecible,nombredebits 80286+

Paramètres

Nom Description
opérandecible Ce paramètre permet d'indiquer une expression de type entier subissant la «rotation de bits vers la gauche»
nombredebits Ce paramètre permet d'indiquer la rotation de bit vers la gauche à effectuer
CL Ce paramètre permet d'indiquer la partie basse du registre de compteur utilisé pour spécifié le nombre de rotation à appliquer à l'opérande cible.

Description

Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.

Algorithme

temp ← max (nombredebits, 31)
SI temp = 1 ALORS
   OF ← highbit(opérandecible) ≠ CF
SINON
   OF ← ?
FIN SI
Valeur ← concaténation ( CF, opérandecible )
FAIRE TANT QUE temp ≠ 0
   X ← highbit ( valeur )
   valeur ← ( valeur décalage à gauche 1 ) + X
   temp ← temp - 1
FIN DE FAIRE
CF ← highbit ( valeur )
opérandecible ← valeur

Mnémonique

Instruction Opcode Description
RCL reg/mem8,1 D0h /2 Cette instruction effectue une rotation de 9 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 8 bits) d'un seul bit vers la gauche.
RCL reg/mem8, CL D2h /2 Cette instruction effectue une rotation de 9 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 8 bits) avec le nombre de bits spécifié par le registre CL vers la gauche.
RCL reg/mem8, imm8 C0h /2 ib Cette instruction effectue une rotation de 9 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 8 bits) avec le nombre de bits spécifié par la valeur immédiate vers la gauche.
RCL reg/mem16, 1 D1h /2 Cette instruction effectue une rotation de 17 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 16 bits) d'un seul bit vers la gauche.
RCL reg/mem16, CL D3h /2 Cette instruction effectue une rotation de 17 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 16 bits) avec le nombre de bits spécifié par le registre CL vers la gauche.
RCL reg/mem16, imm8 C1h /2 ib Cette instruction effectue une rotation de 17 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 16 bits) avec le nombre de bits spécifié par la valeur immédiate vers la gauche.
RCL reg/mem32, 1 D1h /2 Cette instruction effectue une rotation de 33 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 32 bits) d'un seul bit vers la gauche.
RCL reg/mem32, CL D3h /2 Cette instruction effectue une rotation de 33 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 32 bits) avec le nombre de bits spécifié par le registre CL vers la gauche.
RCL reg/mem32, imm8 C1h /2 ib Cette instruction effectue une rotation de 33 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 32 bits) avec le nombre de bits spécifié par la valeur immédiate vers la gauche.
RCL reg/mem64, 1 D1h /2 Cette instruction effectue une rotation de 65 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 64 bits) d'un seul bit vers la gauche.
RCL reg/mem64, CL D3h /2 Cette instruction effectue une rotation de 65 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 64 bits) avec le nombre de bits spécifié par le registre CL vers la gauche.
RCL reg/mem64, imm8 C1h /2 ib Cette instruction effectue une rotation de 65 bits (drapeau de retenue 1 bit + emplacement registre ou mémoire 64 bits) avec le nombre de bits spécifié par la valeur immédiate vers la gauche.

Exceptions

Message Mode réel Virtuel 8086 Mode protégé Description
#SS(Pile non-canonique) X X X Une adresse mémoire dépasse la limite du segment de pile ou n'est pas canonique
#GP(Protection général) X X X Une adresse mémoire dépasse la limite du segment de données ou n'est pas canonique
    X L'opérande de destination n'est pas dans un segment non écrivable
    X Un segment de données nulle est utilisé comme référence mémoire
#PF(Faute de page)   X X Une faute de page résultat de l'exécution de l'instruction
#AC(Vérifie l'alignement)   X X Un désalignement de la référence mémoire est effectué quand une vérification d'alignement est activé

Exemple

Voici un exemple en Turbo Pascal montrant l'utilisation de cette instruction :

  1. Program RClSamples;
  2.  
  3. Function _Rcl(Value:Integer;_Shift:Byte):Integer;Assembler;ASM
  4.  MOV AX,Value
  5.  MOV CL,_Shift
  6.  RCL AX,CL
  7. END;
  8.  
  9. BEGIN
  10.  WriteLn('1 RCL 0 = ',_Rcl(1,0));
  11.  WriteLn('1 RCL 1 = ',_Rcl(1,1));
  12.  WriteLn('1 RCL 2 = ',_Rcl(1,2));
  13.  WriteLn('1 RCL 3 = ',_Rcl(1,3));
  14.  WriteLn('1 RCL 4 = ',_Rcl(1,4));
  15.  WriteLn('2 RCL 0 = ',_Rcl(2,0));
  16.  WriteLn('2 RCL 1 = ',_Rcl(2,1));
  17.  WriteLn('2 RCL 2 = ',_Rcl(2,2));
  18.  WriteLn('2 RCL 3 = ',_Rcl(2,3));
  19.  WriteLn('2 RCL 4 = ',_Rcl(2,4));
  20. END.

on obtiendra le résultat suivant :

1 RCL 0 = 1
1 RCL 1 = 2
1 RCL 2 = 4
1 RCL 3 = 8
1 RCL 4 = 16
2 RCL 0 = 2
2 RCL 1 = 4
2 RCL 2 = 8
2 RCL 3 = 16
2 RCL 4 = 32

Voir également

Instruction assembleur 80x86 - Instruction RCR
Instruction assembleur 80x86 - Instruction ROL
Instruction assembleur 80x86 - Instruction ROR

Références

Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 827
Assembleur Facile, Philippe Mercier, 1990, ISBN: 2-501-01176-7, page 413
AMD64 Architecture Programmer's Manual Volume 3: General-Purpose and System Instructions, Edition Advanced Micro Devices, Revision 3.14, September 2007, Publication No. 24594, page 202.
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 334 à 341.

Dernière mise à jour : Vendredi, le 5 septembre 2014