Section courante

A propos

Section administrative du site

Assembleur 80x86

SHR

INTEL 8088+ Shift Right

Syntaxe

SHR opérandecible,1 8088+
SHR opérandecible,CL 8088+
SHR opérandecible,nombredebits 80286+

Paramètres

Nom Description
opérandecible Ce paramètre permet d'indiquer une expression de type entier subissant le «décalage de bits vers la droite»
nombredebits Ce paramètre permet d'indiquer le décalage de bit vers la droite à effectuer
CL Ce paramètre permet d'indiquer la partie basse du registre de compteur utilisé pour spécifié le nombre de décalage à appliquer à l'opérande cible.

Description

Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).

Remarque

Algorithme

temp ← compteur ∩ 001Fh
BOUCLE FAIRE TANT temp ≠ 0
   x ← highorder ( destination )
   CF ← destination ∩ 1
   destination ← destination décalage à droite de 1
   highorder ( destination ) ← x
   temp ← temp - 1
BOUCLE FIN DE FAIRE
SI compteur = 1 ALORS
   OF ← 0
SINON
   OF ← ?
FIN SI

Mnémonique

Instruction Opcode Description
SHR reg/mem8, 1 D0h /5 Cette instruction effectue un décalage d'un seul bit vers la droite d'un opérande registre ou mémoire 8 bits.
SHR reg/mem8, CL D2h /5 Cette instruction effectue un décalage du nombre de bits spécifié par le registre CL vers la gauche d'un opérande registre ou mémoire 8 bits.
SHR reg/mem8, imm8 C0h /5 ib Cette instruction effectue un décalage du nombre de bits spécifié par la valeur immédiate vers la gauche de 8 bits d'un opérande registre ou mémoire 8 bits.
SHR reg/mem16, 1 D1h /5 Cette instruction effectue un décalage d'un seul bit vers la droite d'un opérande registre ou mémoire 16 bits.
SHR reg/mem16, CL D3h /5 Cette instruction effectue un décalage du nombre de bits spécifié par le registre CL vers la gauche d'un opérande registre ou mémoire 16 bits.
SHR reg/mem16, imm8 C1h /5 ib Cette instruction effectue un décalage du nombre de bits spécifié par la valeur immédiate vers la gauche de 8 bits d'un opérande registre ou mémoire 16 bits.
SHR reg/mem32, 1 D1h /5 Cette instruction effectue un décalage d'un seul bit vers la droite d'un opérande registre ou mémoire 32 bits.
SHR reg/mem32, CL D3h /5 Cette instruction effectue un décalage du nombre de bits spécifié par le registre CL vers la gauche d'un opérande registre ou mémoire 32 bits.
SHR reg/mem32, imm8 C1h /5 ib Cette instruction effectue un décalage du nombre de bits spécifié par la valeur immédiate vers la gauche de 8 bits d'un opérande registre ou mémoire 32 bits.
SHR reg/mem64, 1 D1h /5 Cette instruction effectue un décalage d'un seul bit vers la droite d'un opérande registre ou mémoire 64 bits.
SHR reg/mem64, CL D3h /5 Cette instruction effectue un décalage du nombre de bits spécifié par le registre CL vers la gauche d'un opérande registre ou mémoire 64 bits.
SHR reg/mem64, imm8 C1h /5 ib Cette instruction effectue un décalage du nombre de bits spécifié par la valeur immédiate vers la gauche de 8 bits d'un opérande registre ou mémoire 64 bits.

Exceptions

Message Mode réel Virtuel 8086 Mode protégé Description
#SS(Pile) X X X Une adresse mémoire dépasse la limite du segment de pile ou n'est pas canonique
#GP(Protection général) X X X Une adresse mémoire dépasse la limite du segment de données ou n'est pas canonique
    X L'opérande de destination n'est pas dans un segment non écrivable
    X Un segment de données nulle est utilisé comme référence mémoire
#PF(Faute de page)   X X Une faute de page résultat de l'exécution de l'instruction
#AC(Vérifie l'alignement)   X X Un désalignement de la référence mémoire est effectué quand une vérification d'alignement est activé

Exemple

Voici un exemple en Turbo Pascal montrant l'utilisation de cette instruction :

  1. Program ShrSamples;
  2.  
  3. Function _Shr(Value:Integer;_Shift:Byte):Integer;Assembler;ASM
  4.  MOV AX,Value
  5.  MOV CL,_Shift
  6.  SHR AX,CL
  7. END;
  8.  
  9. BEGIN
  10.  WriteLn('16 SHR 0 = ',_Shr(16,0));
  11.  WriteLn('16 SHR 1 = ',_Shr(16,1));
  12.  WriteLn('16 SHR 2 = ',_Shr(16,2));
  13.  WriteLn('16 SHR 3 = ',_Shr(16,3));
  14.  WriteLn('16 SHR 4 = ',_Shr(16,4));
  15.  WriteLn('16 SHR 0 = ',_Shr(32,0));
  16.  WriteLn('32 SHR 1 = ',_Shr(32,1));
  17.  WriteLn('32 SHR 2 = ',_Shr(32,2));
  18.  WriteLn('32 SHR 3 = ',_Shr(32,3));
  19.  WriteLn('32 SHR 4 = ',_Shr(32,4));
  20.  WriteLn('32 SHR 4 = ',_Shr(32,4));
  21. END.

on obtiendra le résultat suivant :

16 SHR 0 = 16
16 SHR 1 = 8
16 SHR 2 = 4
16 SHR 3 = 2
16 SHR 4 = 1
16 SHR 0 = 32
32 SHR 1 = 16
32 SHR 2 = 8
32 SHR 3 = 4
32 SHR 4 = 2
32 SHR 4 = 2

Voir également

Instruction assembleur 80x86 - Instruction SHL
Instruction assembleur 80x86 - Instruction SAL
Instruction assembleur 80x86 - Instruction SAR
Instruction assembleur 80x86 - Instruction SHLD
Instruction assembleur 80x86 - Instruction SHRD

Références

Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 836
Assembleur Facile, Philippe Mercier, 1990, ISBN: 2-501-01176-7, page 417
AMD64 Architecture Programmer's Manual Volume 3: General-Purpose and System Instructions, Edition Advanced Micro Devices, Revision 3.14, September 2007, Publication No. 24594, page 231.
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 400 à 408.

Dernière mise à jour : Samedi, le 6 septembre 2014