Section courante

A propos

Section administrative du site

Vue par description   Vue par Opcode   Vue par cycle d'horloge   Vue par drapeaux du EFLAGS   Vue par CPU   Rechercher

Cliquez sur l'instruction recherchée pour atteindre plus rapidement votre commande du langage de programmation assembleur de la famille 80x86 recherché.

Instruction Description CPU/MPU
AAA Cette instruction permet d'adapter le résultat obtenu par l'addition de 2 valeurs en format DCB. INTEL 8088+
AAD Cette instruction permet de convertir une valeur de format DCB non compactée. INTEL 8088+
AAM Cette instruction offre la possibilité de convertir le produit de la multiplication de 2 valeurs de format DCB en un format DCB. INTEL 8088+
AAS Cette instruction permet d'adapter le résultat de la soustraction de nombre de format DCB. INTEL 8088+
ADC Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu. INTEL 8088+
ADD Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits. INTEL 8088+
ADDPD Cette instruction permet d'effectuer une addition de 2 paquets de valeurs réels de double précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de double précision. INTEL Pentium 4+
ADDPS Cette instruction permet d'effectuer une addition SIMD de 4 paquets de valeurs réels de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de simple précision. INTEL Pentium III (SSE)+
ADDSD Cette instruction permet d'effectuer une addition de la partie basse d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision. INTEL Pentium 4+
ADDSS Cette instruction permet d'effectuer une addition de la partie basse d'une valeur réel de simple précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision. INTEL Pentium III (SSE)+
ADDSUBPD Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision et d'effectuer une addition de la partie haute d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision. INTEL Pentium 4 (SSE3)+
ADDSUBPS Cette instruction permet d'effectuer une soustraction de la partie basse d'un paquet de valeur réel de simple précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision et d'effectuer une addition de la partie haute d'un paquet de valeur réel de simple précision d'une opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision. INTEL Pentium 4 (SSE3)+
AESDEC Cette instruction permet d'effectuer un arrondissement du décryptage AES en utilisant l'équivalence de Cipher inversé, avec un clef arrondie pour le deuxième opérande source, opération dans une données de 128 bits du premier opérande source, et enregistre le résultat dans l'opérande de destination. Intel AES
AESDECLAST Cette instruction permet d'effectuer le dernier arrondissement du décryptage AES en utilisant l'équivalence de Cipher inversé, avec un clef arrondie pour le deuxième opérande source, opération dans une données de 128 bits du premier opérande source, et enregistre le résultat dans l'opérande de destination. Intel AES
AESENC Cette instruction permet d'effectuer un arrondissement d'encryptage AES en utilisant la clef arrondie pour le deuxième opérande source, opération dans une données de 128 bits du premier opérande source, et enregistre le résultat dans l'opérande de destination. Intel AES
AESENCLAST Cette instruction permet d'effectuer le dernier arrondissement d'encryptage AES en utilisant la clef arrondie pour le deuxième opérande source, opération dans une données de 128 bits du premier opérande source, et enregistre le résultat dans l'opérande de destination. Intel AES
AESIMC Cette instruction permet d'effectuer une transformation InvMixColumns de l'opérande source et enregistre le résultat dans l'opérande de destination. Intel AES
AESKEYGENASSIST Cette instruction permet d'effectuer l'expansion de clef AES Cipher, en calculant la génération des clefs arrondies pour l'encryption, en utilisant les données 128 bits spécifiés de l'opérande source et de la constante arrondie arrondie 8 bits spécifié immédiate et enregistre le résultat dans l'opérande de destination. Intel AES
AND Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés. INTEL 8088+
ANDNPD Cette instruction permet d'effectuer un ET BINAIRE sur les 2 paquets d'opérandes de valeur de format réel de double précision et inverse chacun des bits du résultat. INTEL Pentium 4+
ANDNPS Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes 128 bits spécifiés et inverse chacun des bits du résultat. INTEL Pentium III (SSE)+
ANDPD Cette instruction permet d'effectuer un ET BINAIRE sur les 2 paquets d'opérandes de valeur de format réel de double précision. INTEL Pentium 4+
ANDPS Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes 128 bits spécifiés. INTEL Pentium III (SSE)+
ARPL Cette instruction permet de contrôler et corriger le niveau de privilège du segment de code en mode protégée. INTEL 80286+
BLENDPD Cette instruction permet de copier le paquet de valeurs réel de double précisions de l'opérande source dans l'opérande de destination si la condition de masque de l'opérande immédiate est rempli. SSE4.1
BLENDPS Cette instruction permet de copier le paquet de valeurs réel de simple précisions de l'opérande source dans l'opérande de destination si la condition de masque de l'opérande immédiate est rempli. SSE4.1
BLENDVPD Cette instruction permet de copier le paquet de valeurs réel de double précisions de l'opérande source dans l'opérande de destination si la condition de masque de l'opérande du troisième opérande en registre est rempli. SSE4.1
BLENDVPS Cette instruction permet de copier le paquet de valeurs réel de simple précisions de l'opérande source dans l'opérande de destination si la condition de masque de l'opérande du troisième opérande en registre est rempli. SSE4.1
BOUND Cette instruction permet de vérifier la validité pouvant exister entre avec un tableau et son indexation. INTEL 80186+
BSF Cette instruction permet d'effectuer une comparaison binaire de la droite vers la gauche. INTEL 80386+
BSR Cette instruction permet d'effectuer une comparaison binaire de la gauche vers la droite. INTEL 80386+
BSWAP Cette instruction permet d'inverse l'ordre des 4 octets d'un registre de taille de 32 bits. INTEL 80486+
BT Cette instruction permet de transférer une Opérande vers l'indicateur de retenue. INTEL 80386+
BTC Cette instruction transfère une Opérande vers l'indicateur de retenue le bit spécifié et inverser la valeur du bit correspondant. INTEL 80386+
BTR Cette instruction permet de transférer l'Opérande vers l'indicateur de retenue le bit spécifié puis met le bit correspondant de l'Opérande à 0. INTEL 80386+
BTS Cette instruction permet de transférer une Opérande vers l'indicateur de retenue le bit spécifié puis ensuite met le bit correspondant dans Opérande à 1. INTEL 80386+
CALL Cette instruction force le microprocesseur à exécuter les instructions du sous-programme indiqué par l'adresse d'appel avant de continuer. INTEL 8088+
CBW Cette instruction permet de convertir un nombre contenu dans le registre AL en un format sur 16 bits pour se retrouver dans le registre AX en appliquant une extension du signe. INTEL 8088+
CDQ Cette instruction permet de convertir le double mot en un quadruple mot, le résultat tient sur une taille de 64 bits. INTEL 80386+
CDQE Cette instruction permet de convertir le double mot du registre EAX en un quadruple mot RAX, le résultat tient sur une taille de 64 bits. x86-64+
CLC Cette instruction permet de mettre l'indicateur d'état de retenu CF à 0. INTEL 8088+
CLD Cette instruction met l'indicateur d'état DF à 0. INTEL 8088+
CLFLUSH Cette instruction permet de vider la ligne de cache d'une adresse linéaire. INTEL Pentium 4 (SSE2)+
CLGI Cette instruction permet d'effacer le drapeau global d'interruption (GIF). Quand le GIF est à 0, toutes les interruptions externes sont désactivées. AMD-V
CLI Cette instruction met l'indicateur d'état IF à 0. INTEL 8088+
CLTS Cette instruction permet de mettre à 0 le drapeau de l'indicateur de tâche (Task-Switch) du registre CR0. INTEL 80286+
CMC Cette instruction offre la possibilité d'inverser la valeur de l'indicateur de retenue. Si ce dernier vaut 1, elle le met à 0 et inversement. INTEL 8088+
CMOV Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition demandée soit remplie. INTEL Pentium Pro+
CMP Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire. INTEL 8088+
CMPPD Cette instruction permet d'effectuer une comparaison SIMD de 2 paquets de valeurs réels de double précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination. INTEL Pentium 4 (SSE2)+
CMPPS Cette instruction permet d'effectuer une comparaison SIMD de 4 paquets de valeurs réels de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination. INTEL Pentium III (SSE)+
CMPS Cette instruction permet d'effectuer la comparaison d'un octet, d'un mot ou double mot spécifié avec l'opérande source et destination spécifié et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison. INTEL 8088+
CMPSB Cette instruction permet d'effectuer la comparaison d'un octet avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison. INTEL 8086+
CMPSD Cette instruction permet d'effectuer la comparaison d'un double mot avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison. INTEL 80386+
CMPSD Cette instruction permet d'effectuer une comparaison de la partie basse de valeurs réelles de double précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination. INTEL Pentium 4 (SSE2)+
CMPSQ Cette instruction permet d'effectuer la comparaison d'un quadruple mot avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison. x86-64+
CMPSS Cette instruction permet d'effectuer une comparaison de la partie basse de valeurs réelles de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination. INTEL Pentium III (SSE)+
CMPSW Cette instruction permet d'effectuer la comparaison d'un mot avec l'opérande source (DS:(R)SI) et destination (ES:(R)DI) et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison. INTEL 8086+
CMPXCHG Cette instruction compare la destination avec l'accumulateur (AL, AX ou EAX) et les échanges si la condition est vraie. INTEL Pentium+
CMPXCHG8B Cette instruction compare un nombre de 64 bits et les échanges si la condition est vraie. INTEL Pentium+
CMPXCHG16B Cette instruction permet de comparer un nombre de 128 bits et les échanges si la condition est vraie. INTEL x86-64+
COMISD Cette instruction permet de comparer deux valeurs réel de double-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal). INTEL Pentium III+
COMISS Cette instruction permet de comparer deux valeurs réel de simple-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal). INTEL Pentium III+
CPUID Cette instruction retourne le code d'identification du microprocesseur. INTEL Pentium+
CQO Cette instruction permet de convertir le quadruple mot du registre EAX en deux quadruples mots RDX:RAX, le résultat tient sur une taille de 128 bits. x86-64+
CRC32 Cette instruction débute avec une valeur initiale dans l'opérande de destination, accumule une valeur de code CRC-32 (polynomial de 11EDC6F41h) dans l'opérande source et enregistre le résultat dans l'opérande de destination. Nehalem (SSE4.2)+
CVTDQ2PD Cette instruction permet d'effectuer la conversion d'un paquet de double mot entier en valeurs réel de double précision. INTEL Pentium 4+
CVTDQ2PS Cette instruction permet d'effectuer la conversion d'un paquet de double mot entier en valeurs réel de simple précision. INTEL Pentium 4+
CVTPD2DQ Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de double précision en double mot entier et fixe à 0 le reste du paquet. INTEL Pentium 4+
CVTPD2PI Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de double précision en double mot entier. INTEL Pentium 4+
CVTPD2PS Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de double précision en valeurs réel de simple précision et fixe à 0 le reste du paquet. INTEL Pentium 4+
CVTPI2PD Cette instruction permet d'effectuer la conversion d'un paquet de double mot entier en valeurs réel de double précision compacté. INTEL Pentium 4+
CVTPI2PS Cette instruction permet de convertir un entier de format double mot en une valeur réel de simple précision compacté. Pentium III (KNI/MMX2)+
CVTPS2DQ Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de simple précision en paquet de doubles mots entiers. INTEL Pentium 4+
CVTPS2PD Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de simple précision en paquet de valeurs réel de double précision. INTEL Pentium 4+
CVTPS2PI Cette instruction permet de convertir une valeur réel de simple précision compacté en un entier de format double mot. Pentium III (KNI/MMX2)+
CVTSD2SI Cette instruction permet d'effectuer la conversion d'une valeur réel de simple précision en valeur entier de double mots. INTEL Pentium 4+
CVTSD2SS Cette instruction permet d'effectuer la conversion d'une valeur réel de double précision en valeur réel de simple précision. INTEL Pentium 4+
CVTSI2SD Cette instruction permet de convertir un entier de format double mot en une valeur réel de double précision. INTEL Pentium 4+
CVTSI2SS Cette instruction permet de convertir un entier de format double mot en une valeur réel de simple précision. Pentium III (KNI/MMX2)+
CVTSS2SD Cette instruction permet de convertir une valeur réel de simple précision en une valeur réel de double précision. INTEL Pentium 4+
CVTSS2SI Cette instruction permet de convertir une valeur réel de simple précision en un entier de format double mot. Pentium III (KNI/MMX2)+
CVTTPD2DQ Cette instruction permet de convertir un paquet de valeur réel de double précision avec en un paquet d'entier de format double mot tronquer et fixe à 0 le reste du paquet. INTEL Pentium 4+
CVTTPD2PI Cette instruction permet de convertir une valeur réel de double précision compacté avec tronquage en un entier de format double mot compacté. INTEL Pentium 4+
CVTTPS2DQ Cette instruction permet de convertir un paquet de valeur réel de simple précision avec en un paquet d'entier de format double mot tronquer. INTEL Pentium 4+
CVTTPS2PI Cette instruction permet de convertir une valeur réel de simple précision compacté avec tronquage en un entier de format double mot compacté. Pentium III (KNI/MMX2)+
CVTTSD2SI Cette instruction permet de convertir une valeur réel de double précision avec en un entier de format double mot tronquer. INTEL Pentium 4+
CVTTSS2SI Cette instruction permet de convertir un entier de format double mot avec tronquage en une valeur réel de simple précision. Pentium III (KNI/MMX2)+
CWD Cette instruction est l'alternative pour convertir le mot du registre AX en un double mot contenu dans le couple de registre DX et AX par extension du signe. INTEL 8088+
CWDE Cette instruction est l'alternative pour convertir le mot du registre AX en un double mot contenu dans le registre EAX par extension du signe. INTEL 80386+
DAA Cette instruction corrige après coup les retenues lors de la manipulation de valeur DCB. INTEL 8088+
DAS Cette instruction offre l'intéressante possibilité de corrige le résultat d'une soustraction de 2 nombres de format DCB compactées. INTEL 8088+
DEC Cette instruction décrément de 1 le registre ou l'adresse mémoire spécifié. INTEL 8088+
DIV Cette instruction permet d'effectuer une division non-signée (nombre naturel). INTEL 8088+
DIVPD Cette instruction permet d'effectuer une division de valeur réel de double précision de registre XMM ou d'emplacement mémoire de 128 bits. INTEL Pentium 4+
DIVPS Cette instruction permet d'effectuer une division de valeur réel de simple précision de registre XMM ou d'emplacement mémoire de 128 bits. INTEL Pentium III (KNI/MMX2)+
DIVSD Cette instruction permet d'effectuer une division scalaire de valeur réel de double précision de registre XMM ou d'emplacement mémoire de 128 bits. INTEL Pentium 4+
DIVSS Cette instruction permet d'effectuer une division scalaire de valeur réel de simple précision de registre XMM ou d'emplacement mémoire de 128 bits. Pentium III (KNI/MMX2)+
DPPD Cette instruction permet d'effectuer une multiplication conditionnel d'un paquet de valeurs réel de double précision dans l'opérande de destination avec le paquet de valeurs réel de l'opérande source et effectue un masque des bits extrait d'un opérande immédiat. SSE4.1
DPPS Cette instruction permet d'effectuer une multiplication conditionnel d'un paquet de valeurs réel de simple précision dans l'opérande de destination avec le paquet de valeurs réel de l'opérande source et effectue un masque des bits extrait d'un opérande immédiat. SSE4.1
EMMS Cette instruction fixe les mots marqués du MPU de chacun un. INTEL Pentium-MMX
ENTER Cette instruction permet de créer les structures de paramètres nécessaires aux procédures des langages de haut niveau. INTEL 80186+
ESC Cette instruction active le coprocesseur, lequel se permettra d'utiliser les méthodes d'adressage du processeur principal (CPU). INTEL 8088 au 80386
F2XM Cette instruction s'applique à calculer 2 puissance le registre mathématique ST(0) moins 1 et enregistre son produit dans le registre mathématique ST(0). Alias de F2XM1, mais déconseillé. INTEL MPU 8087+
F2XM1 Cette instruction permet d'effectuer le calcul de 2 puissance le registre mathématique ST(0) moins 1 et enregistre son produit dans le registre mathématique ST(0). INTEL MPU 8087+
FABS Cette instruction permet de convertir le nombre réel contenu dans le registre mathématique ST(0) en sa valeur absolue. INTEL MPU 8087+
FADD Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel de valeur positive «source» à «cible» et enregistre la somme dans «cible». INTEL MPU 8087+
FADDP Cette instruction complémentaire ajoute le nombre réel source au nombre réel cible et enregistrer la somme dans cible puis prendre le registre mathématique ST(0) et le dépile. INTEL MPU 8087+
FBLD Cette instruction charge la valeur de format DCB compactée après le registre mathématique ST(0). INTEL MPU 8087+
FBSTP Cette instruction extrait la valeur de format DCB compactée du registre mathématique ST(0), l'enregistrer dans cible et prendre le registre mathématique ST(0) et sort de la pile. INTEL MPU 8087+
FCHS Cette instruction inverse tout simplement le signe du registre mathématique ST(0). INTEL MPU 8087+
FCLEX Cette instruction efface toutes les exceptions contenu dans les drapeaux de registres du coprocesseur mathématique. INTEL MPU 8087+
FCMOV Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition en question est satisfaite. INTEL P6+
FCOM Cette instruction permet de comparer le nombre réel de valeur positive source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1. INTEL MPU 8087+
FCOMI Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats. INTEL Pentium III+
FCOMIP Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats et désempile de la pile la valeur dans le registre. INTEL Pentium III+
FCOMP Cette instruction compare le nombre réel de valeur positive «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres. INTEL MPU 8087+
FCOMPP Cette instruction permet de comparer les nombres réels du registre mathématique ST(1) avec le registre mathématique ST(0), ensuite de mettre les indicateurs d'état C0 à C3 à la valeur 1 et prendre le couple de registre mathématique ST(1) et ST(0) dans la pile de registres (2 dépilages). INTEL MPU 8087+
FCOS Cette instruction calcule le cosinus du registre mathématique ST(0). INTEL MPU 80387+
FDECSTP Cette instruction permet de décrémenter le pointeur de pile de registres. INTEL MPU 8087+
FDISI Cette instruction permettait de désactiver les interruptions. INTEL MPU 8087+
FDIV Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive. INTEL MPU 8087+
FDIVP Cette instruction offre la possibilité d'effectuer des division de nombre réel et place ST(0) dans la pile. INTEL MPU 8087+
FDIVR Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive avec les registres inversés «cible» par «source». INTEL MPU 8087+
FDIVRP Cette instruction offre la possibilité d'effectuer des division de nombre réel avec les registres inversés «cible» par «source» et place ST(0) dans la pile. INTEL MPU 8087+
FEMMS Cette instruction permet d'effacer les états MMX après le passage d'instructions MMX. AMD 3DNow!
FENI Cette instruction permet d'autoriser les interruptions. INTEL MPU 8087
FFREE Cette instruction permet de libérer un des registres de la pile. INTEL MPU 8087+
FFREEP Cette instruction permet de libérer un des registres de la pile et d'ensuite de désempiler le registre de la pile. INTEL MPU 80287+
FIADD Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel source à cible et enregistre la somme dans cible. INTEL MPU 8087+
FICOM Cette instruction permet de comparer le nombre réel source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1. INTEL MPU 8087+
FICOMP Cette instruction compare le nombre réel «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres. INTEL MPU 8087+
FIDIV Cette instruction offre la possibilité d'effectuer des division de nombre réel. INTEL MPU 8087+
FIDIVR Cette instruction offre la possibilité d'effectuer des division de nombre réel avec les registres inversés «cible» par «source». INTEL MPU 8087+
FILD Cette instruction permet de charger le nombre entier auprès du registre ST(0). INTEL MPU 8087+
FIMUL Cette instruction permet de multiplier le nombre réel «source» par «cible» et sauvegarde le résultat dans «cible». INTEL MPU 8087+
FINCSTP Cette instruction permet d'incrémenter le pointeur de pile de registres. INTEL MPU 8087+
FINIT Cette instruction permet d'effectuer l'initialisation du coprocesseur mathématique. INTEL MPU 8087+
FIST Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible». INTEL MPU 8087+
FISTP Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible» et prendre le registre ST(0) de la pile du registres. INTEL MPU 8087+
FISTTP Cette instruction permet de convertir la valeur contenu dans le registre ST dans un entier en utilisant on tronquage, de type chop, lequel est un mode d'arrondissement, et transfert le résultat dans la destination et ensuite effectuer un désempilage de ST. SSE3+
FISUB Cette instruction offre l'essentielle possibilité de soustraire le nombre «source» du registre ST(0). INTEL MPU 8087+
FISUBR Cette instruction offre l'essentielle possibilité de soustraire le nombre du registre ST(0) de «source». INTEL MPU 8087+
FLD Cette instruction permet de charger le nombre réel du registre ST(0) dans la pile. INTEL MPU 8087+
FLD1 Cette instruction permet de charger la constante 1,0 du registre ST(0) dans la pile. INTEL MPU 8087+
FLDCW Cette instruction permet de charger le «mot de contrôle» avec «source». INTEL MPU 8087+
FLDENV Cette instruction permet de charger l'environnement à partir de «source». INTEL MPU 8087+
FLDL2E Cette instruction permet de mettre le résultat du logarithme de «e» de la base 2 dans ST(0). INTEL MPU 8087+
FLDL2T Cette instruction permet de mettre le résultat du logarithme de 10 de la base 2 dans ST(0). INTEL MPU 8087+
FLDLG2 Cette instruction permet de mettre le résultat du logarithme de 2 de la base 10 dans ST(0). INTEL MPU 8087+
FLDLN2 Cette instruction permet de mettre le résultat du logarithme de «e» de la base 10 dans ST(0). INTEL MPU 8087+
FLDPI Cette instruction permet de mettre le résultat de la constante PI (Π) dans le registre ST(0). INTEL MPU 8087+
FLDZ Cette instruction permet de mettre le résultat de la constante 0,0 dans le registre ST(0). INTEL MPU 8087+
FMUL Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible». INTEL MPU 8087+
FMULP Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible» et prend ensuite ST(0) dans la pile de registres. INTEL MPU 8087+
FNCLEX Cette instruction permet d'éliminer et de gérer les exceptions non masquées. INTEL MPU 8087+
FNDISI Cette instruction permet de désactiver les interruptions et de gérer les exceptions non masquées. INTEL MPU 8087
FNENI Cette instruction permet d'activer les interruptions et de gérer les exceptions non masquées. INTEL MPU 8087
FNINIT Cette instruction permet d'initialiser le coprocesseur mathématique et de gérer les exceptions non masquées. INTEL MPU 8087+
FNOP Cette instruction permet de ne rien faire et de simplement passer à l'instruction suivante. INTEL MPU 8087+
FNSAVE Cette instruction permet de sauvegarder l'état courant du coprocesseur mathématique dans l'emplacement mémoire à partir de «source» et gérer les exceptions numériques non masquées. INTEL MPU 8087+
FNSTCW Cette instruction permet de sauvegarder le «mot de contrôle» dans «cible» et gérer les exceptions numériques non masquées. INTEL MPU 8087+
FNSTENV Cette instruction permet de copier l'environnement du coprocesseur mathématique vers une cible mais sans toutefois attendre que l'exception de nombre réel (virgule flottante) soit effacé. INTEL MPU 8087+
FNSTSW Cette instruction permet de copier le mot d'état du coprocesseur mathématique vers une cible mais sans toutefois attendre que l'exception de nombre réel (virgule flottante) soit effacé. INTEL MPU 8087+
FPATAN Cette instruction permet de calculer le résultat de l'arc tangente de ST(1) par ST(0) et de mettre le résultat dans le registre ST(0). INTEL MPU 8087+
FPREM Cette instruction permet de diviser le registre ST(0) par le registre ST(1) et enregistre le reste dans registre ST(0). INTEL MPU 8087+
FPREM1 Cette instruction permet de diviser le registre ST(0) par le registre ST(1) et enregistre le reste IEEE dans registre ST(0). INTEL MPU 80387+
FPTAN Cette instruction permet d'effectuer le calcule de la fonction trigonométrique de la tangente du registre ST(0) et enregistre son résultat dans le registre ST(0). INTEL MPU 8087+
FRICHOP Cette instruction permet d'effectuer le calcul de l'arrondissement de ST avec 0 décimal selon la méthode CHOP. Cyrix 486 avec FPU
FRINEAR Cette instruction permet d'effectuer le calcul de l'arrondissement de ST avec 0 décimal selon la méthode du plus proche. Cyrix 486 avec FPU
FRINT2 Cette instruction permet d'effectuer le calcul de l'arrondissement de ST avec 0 décimal selon la méthode du plus proche et si le nombre est exactement la moitié, alors l'instruction arrondit au signe de l'infini. Cyrix 486 avec FPU
FRNDINT Cette instruction permet d'arrondir le registre ST(0) à l'entier le plus proche et enregistre son résultat dans le registre ST(0). INTEL MPU 8087+
FRSTOR Cette instruction permet de restituer l'état du coprocesseur précédemment sauvegardé dans l'emplacement mémoire spécifié par source. INTEL MPU 8087+
FSAVE Cette instruction permet de sauvegarder l'état courant du coprocesseur dans l'emplacement mémoire spécifié par source. INTEL MPU 8087+
FSCALE Cette instruction permet d'effectuer la multiplication du registre ST(0) par 2 puissance le registre ST(1) et sauvegarde le résultat dans le registre ST(0). INTEL MPU 8087+
FSETPM Cette instruction permet de faire passer le coprocesseur mathématique en mode protégé. INTEL MPU 80287
FSIN Cette instruction permet d'effectuer le calcule de la fonction trigonométrique du sinus du registre ST(0) et le copie dans le registre ST(1), le registre ST(0) prend la valeur 1,0. INTEL MPU 80387+
FSINCOS Cette instruction permet d'effectuer le calcule de la fonction trigonométrique du sinus et du cosinus du registre ST(0) puis copie le résultat du sinus dans le registre ST(0) et le cosinus dans le registre ST(1). INTEL MPU 80387+
FSQRT Cette instruction permet d'extraire la racine carrée du registre ST(0) et de copier son résultat dans le registre ST(0). INTEL MPU 8087+
FST Cette instruction permet de copier la valeur réel contenu le registre ST(0) vers une cible. INTEL MPU 8087+
FSTCW Cette instruction permet de copier le mot de contrôle CW vers une cible. INTEL MPU 8087+
FSTENV Cette instruction permet de copier l'environnement du coprocesseur mathématique vers une cible. INTEL MPU 8087+
FSTP Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage). INTEL MPU 8087+
FSTSW Cette instruction permet de copier le mot d'état du coprocesseur mathématique vers une cible. INTEL MPU 8087+
FSUB Cette instruction permet de soustraire un nombre entier du registre ST(0). INTEL MPU 8087+
FSUBP Cette instruction permet de soustraire un nombre entier du registre ST(0) et copie le registre ST(0) dans la pile de registres. INTEL MPU 8087+
FSUBPP Cette instruction permet de soustraire un nombre entier du registre ST(0) et copie le registre ST(0) dans la pile de registres. Cette instruction est déconseillée. INTEL MPU 8087+
FSUBR Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0). INTEL MPU 8087+
FSUBRP Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0) et copie le registre ST(0) dans la pile de registres. INTEL MPU 8087+
FTST Cette instruction permet de comparer le sommet de la pile avec la valeur 0,0 et définit les indicateurs d'états C0 et C3 de façon approprié. INTEL MPU 8087+
FUCOM Cette instruction compare le registre ST0 avec un opérande et fixe les drapeaux de façon approprié. INTEL MPU 80387+
FUCOMI Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et vérifie l'ordre des valeurs et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats. INTEL Pentium III+
FUCOMIP Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et vérifie l'ordre des valeurs et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats et désempile de la pile la valeur dans le registre. INTEL Pentium III+
FUCOMP Cette instruction compare le registre ST0 avec un opérande et fixe les drapeaux de façon approprié et désempile la pile. INTEL MPU 80387+
FUCOMPP Cette instruction compare le registre ST0 avec le registre ST1 et fixe les drapeaux de façon approprié et désempile les registres ST0 et ST1 de la pile. INTEL MPU 80387+
FWAIT Cette instruction permet d'attendre la fin de l'exécution d'une commande avant de poursuivre. INTEL MPU 8087+
FXAM Cette instruction permet d'examiner le sommet de la pile et définit les indicateurs d'état C0 et C3 de façon approprié. INTEL MPU 8087+
FXCH Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis. INTEL MPU 8087+
FXRSTOR Cette instruction permet de restituer rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique vers la mémoire. INTEL MMX-2+
FXSAVE Cette instruction permet de sauvegarder rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique de la mémoire. INTEL MMX-2+
FXTRACT Cette instruction permet de copier l'exposant du registre ST(0) dans le registre ST(1) comme nombre entier puis copie la mantisse dans la registre ST(0) comme nombre entier. INTEL MPU 8087+
FYL2X Cette instruction permet de calculer la multiplication du registre ST(1) par le logarithme du registre ST(0) dans la base 2 et copie le résultat dans le registre ST(0). INTEL MPU 8087+
FYL2XP1 Cette instruction permet de calculer la multiplication du registre ST(1) par le logarithme du registre ST(0) plus 1 dans la base 2 et copie le résultat dans le registre ST(0). INTEL MPU 8087+
HADDPD Cette instruction permet d'effectuer l'addition horizontal de paquet de nombre réel de double précision des deux opérandes. INTEL Pentium 4 (SSE3)+
HADDPS Cette instruction permet d'effectuer l'addition horizontal de paquet de nombre réel de simple précision des deux opérandes. INTEL Pentium 4 (SSE3)+
HLT Cette instruction permet de faire passer le microprocesseur en mode d'arrêt. Toutefois, le processeur peut quitter cet état lorsqu'une ligne matérielle RESET ou lorsqu'une interruption non-masquable (NMI) reçoit un signal. INTEL 8088+
HSUBPD Cette instruction permet d'effectuer la soustraction horizontal de paquet de nombre réel de double précision des deux opérandes. INTEL Pentium 4 (SSE3)+
HSUBPS Cette instruction permet d'effectuer la soustraction horizontal de paquet de nombre réel de simple précision des deux opérandes. INTEL Pentium 4 (SSE3)+
IBTS Cette instruction permet de faire un tableau de bits du deuxième opérande et le met dans le premier. INTEL 80386+
ICEBP Cette instruction permet de passer en mode d'instruction ICE (In-Circuit Emulator) si le bit 12 du registre DR7 vaut 1 sinon il exécute l'interruption 1. INTEL 80386 au Pentium Pro
IDIV Cette instruction permet d'effectuer une division signée (nombre entier). INTEL 8086+
IMUL Cette instruction permet d'effectuer une multiplication signée (nombre entier). INTEL 8086+
IN Cette instruction permet de demander un octet, un mot ou un double mot provenant du port d'entrée/sortie et le retourne dans le registre accumulateur (AL, AX, EAX). INTEL 8086+
INC Cette instruction permet d'incrémenter un registre ou un emplacement mémoire. INTEL 8086+
INS Cette instruction permet de demander un octet, un mot ou un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction. INTEL 8086+
INSB Cette instruction permet de demander un octet du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI de 1 en fonction de l'état du drapeau de direction. INTEL 80286+
INSD Cette instruction permet de demander un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI de 4 en fonction de l'état du drapeau de direction. INTEL 80386+
INSERTPS Cette instruction permet d'insérer une valeur réel de simple précision d'un opérande source dans l'emplacement d'un registre d'opérande de destination et met des 0 dans les données en dehors du masque de destination. SSE4.1+
INSW Cette instruction permet de demander un mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI de 2 en fonction de l'état du drapeau de direction. INTEL 80286+
INT Cette instruction permet d'exécuter l'interruption avec le numéro spécifié. INTEL 8086+
INTO Cette instruction permet d'exécuter l'interruption numéro 4 si le drapeau de débordement (OF) est fixé sur 1 INTEL 8086+
INVD Cette instruction permet de désactiver et de vider le tampon interne du micro-processeur. INTEL 80486+
INVEPT Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré dérivé des tables de pages étendue (EPT). INTEL VMX (Virtualisation)
INVLPG Cette instruction permet d'invalider les transferts du TLB (Translation Lookaside Buffer) du micro-processeur INTEL 80486+
INVLPGA Cette instruction permet d'invalider la cartographie TLB (Translation Lookaside Buffer) pour une page virtuel et un ASID spécifié. x86-64+
INVVPID Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré basé sur l'identificateur de processeur virtuel (VPID). INTEL VMX (Virtualisation)
IRET Cette instruction permet d'effectuer un retour précédemment provoquer par une interruption. INTEL 8086+
IRETD Cette instruction permet d'effectuer un retour 32-bits précédemment provoquer par une interruption. INTEL 80386+
IRETQ Cette instruction permet d'effectuer un retour 64-bits précédemment provoquer par une interruption. x86-64+
JA Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur. INTEL 8086+
JAE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur ou égal. INTEL 8086+
JB Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur. INTEL 8086+
JBE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal. INTEL 8086+
JC Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si l'indicateur de retenue est égal à 1. INTEL 8086+
JCXZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si CX = 0. INTEL 8086+
JE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si zéro (égal). INTEL 8086+
JECXZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ECX = 0. INTEL 80386+
JG Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur. INTEL 8086+
JGE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si supérieur ou égal. INTEL 8086+
JL Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur. INTEL 8086+
JLE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal. INTEL 8086+
JMP Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié. INTEL 8086+
JNA Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas supérieur. INTEL 8086+
JNAE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni supérieur ni égal. INTEL 8086+
JNB Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur. INTEL 8086+
JNC Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si indicateur de retenue égal à 0. INTEL 8086+
JNE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas égal (zéro). INTEL 8086+
JNG Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas supérieur. INTEL 8086+
JNGE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni supérieur ni égal. INTEL 8086+
JNL Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur. INTEL 8086+
JNLE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni inférieur ni égal. INTEL 8086+
JNO Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de débordement (indicateur de débordement égal à 0). INTEL 8086+
JNP Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de parité. INTEL 8086+
JNS Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de signe. INTEL 8086+
JNZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas zéro. INTEL 8086+
JO Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si débordement (indicateur de débordement égal à 1). INTEL 8086+
JP Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité. INTEL 8086+
JPE Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité paire. INTEL 8086+
JPO Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité impaire. INTEL 8086+
JRCXZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si RCX = 0. x86-64+
JS Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si signe. INTEL 8086+
JZ Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si zéro. INTEL 8086+
LAHF Cette instruction permet de transférer les bits d'indicateurs du registre d'état vers le registre AH. INTEL 8086+
LAR Cette instruction permet de charger le registre des indicateurs d'un descripteur. INTEL 80286+
LDDQU Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination. INTEL Pentium 4 (SSE3)+
LDMXCSR Cette instruction permet d'effectuer le chargement du mot de contrôle et d'état du flux d'extension SIMD d'une opérande mémoire 32 bits. INTEL Pentium III (KNI/MMX2)+
LDS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment DS et dans un registre d'offset spécifié. INTEL 8086+
LEA Cette instruction permet de copier l'offset d'une adresse de mémoire contenu dans un registre spécifié. INTEL 8086+
LEAVE Cette instruction permet de libérer une zone de mémoire attribué par l'instruction «ENTER» lorsqu'on utilise des procédures dans des langages de programmation de haut niveau. INTEL 80286+
LES Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment ES et dans un registre d'offset spécifié. INTEL 8086+
LFENCE Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant le LFENCE et les instructions de chargement suivant le LFENCE. INTEL Pentium 4 (SSE2)+
LFS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment FS et dans un registre d'offset spécifié. INTEL 80386+
LGDT Cette instruction permet de charger un descripteur de tables globale. INTEL 80286+
LGS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment GS et dans un registre d'offset spécifié. INTEL 80386+
LIDT Cette instruction permet de charger un descripteur de tables d'interruption. INTEL 80286+
LLDT Cette instruction permet de charger un descripteur de tables local. INTEL 80286+
LMSW Cette instruction permet de copier 4 des bits d'une opérande vers les 4 bits de registre de contrôle CR0. INTEL 80286+
LOADALL Cette instruction permet d'effectuer le chargement de tous les registres de descripteur de cache. INTEL 80286 ou 80386
LOCK Cette instruction est utilisé comme préfixe avec d'autres instructions pour amener le microprocesseur à émettre un signal de verrouillage (Lock) sur le bus lors du traitement de l'instruction suivante. INTEL 8086+
LODS Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction. INTEL 8086+
LODSB Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI de 1 en fonction de l'état du drapeau de direction. INTEL 8086+
LODSD Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI de 4 en fonction de l'état du drapeau de direction. INTEL 80386+
LODSQ Cette instruction permet de copier un élément de l'adresse DS:(R)SI dans le registre accumulateur et incrémente/décrémente le registre (R)SI de 8 en fonction de l'état du drapeau de direction. x86-64+
LODSW Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI de 2 en fonction de l'état du drapeau de direction. INTEL 8086+
LOOP Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0. INTEL 8086+
LOOPD Cette instruction de boucle permet de décrémenter le registre ECX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre ECX ne vaut pas 0. INTEL 80386+
LOOPE Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 1. INTEL 8086+
LOOPED Cette instruction de boucle permet de décrémenter le registre ECX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre ECX ne vaut pas 0 et si le drapeau ZF vaut 1. INTEL 80386+
LOOPNE Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 0. INTEL 8086+
LOOPNED Cette instruction de boucle permet de décrémenter le registre ECX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre ECX ne vaut pas 0 et si le drapeau ZF vaut 0. INTEL 80386+
LOOPNZ Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 0. INTEL 8086+
LOOPNZD Cette instruction de boucle permet de décrémenter le registre ECX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre ECX ne vaut pas 0 et si le drapeau ZF vaut 0. INTEL 80386+
LOOPZ Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 1. INTEL 8086+
LOOPZD Cette instruction de boucle permet de décrémenter le registre ECX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre ECX ne vaut pas 0 et si le drapeau ZF vaut 1. INTEL 80386+
LSL Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source dans l'opérande de destination et fixe le drapeau ZF du registre EFLAGS. INTEL 80286+
LSS Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment SS (Segment de pile) et dans un registre d'offset spécifié. INTEL 80386+
LTR Cette instruction permet de charger l'opérande source dans le champ du sélecteur de segment du registre de tâche. INTEL 80286+
LZCNT Cette instruction permet de compter le nombre de bits à 0 dans un registre 16, 32 ou 64 bits contenu dans l'opérande source. AMD K10 (SSE4a)+
MASKMOVDQU Cette instruction permet d'entreposer les octets sélectionnés par l'opérande source dans une emplacement mémoire de 128 bits. INTEL Pentium 4 (SSE2)+
MASKMOVQ Cette instruction permet d'entreposer les octets sélectionner de l'opérande source dans un emplacement mémoire de 64 bits. Pentium III (KNI/MMX2)+
MAXPD Cette instruction permet de retourner la valeur maximal de chacune des paires de valeur entre l'opérande source et l'opérande de destination de nombre réel de double précision. INTEL Pentium 4 (SSE2)+
MAXPS Cette instruction permet de retourner la valeur maximal de chacune des paires de valeur entre l'opérande source et l'opérande de destination. Pentium III (KNI/MMX2)+
MAXSD Cette instruction permet de retourner la valeur maximal entre l'opérande source et destination de nombre réel de simple précision. INTEL Pentium 4 (SSE2)+
MAXSS Cette instruction permet de retourner la valeur maximal entre l'opérande source et destination. Pentium III (KNI/MMX2)+
MFENCE Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant le MFENCE et les instructions de chargement et d'entreposage précédent le MFENCE. INTEL Pentium 4 (SSE2)+
MINPD Cette instruction permet de retourner la valeur minimal de chacune des paires de valeur entre l'opérande source et l'opérande de destination de nombre réel de double précision. INTEL Pentium 4 (SSE2)+
MINPS Cette instruction permet de retourner la valeur minimal de chacune des paires de valeur entre l'opérande source et l'opérande de destination. Pentium III (KNI/MMX2)+
MINSD Cette instruction permet de retourner la valeur minimal entre l'opérande source et destination de nombre réel de simple précision. INTEL Pentium 4 (SSE2)+
MINSS Cette instruction permet de retourner la valeur minimal entre l'opérande source et destination. Pentium III (KNI/MMX2)+
MONITOR Cette instruction permet d'indiquer au microprocesseur quel rangé d'adresse est à surveiller par l'instruction STORE. INTEL Pentium 4+
MOV Cette instruction permet de copier opérande source dans une opérande destinataire. INTEL 8086+
MOVAPD Cette instruction permet de copier le contenu de 2 paquets alignés de valeurs réel de double précision. INTEL Pentium 4 (SSE2)+
MOVAPS Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision (4 x 32 bits). Pentium III (KNI/MMX2)+
MOVBE Cette instruction permet d'effectuer l'échange des octets lors de l'opération de copiage de l'opérande source dans l'opérande de destination. SSE4.2+
MOVD Cette instruction permet de copier l'opérande dans un registre XMM ou vice-versa. INTEL Pentium MMX+
MOVDDUP Cette instruction permet de copier les 64 bits d'une opérande dans la partie basse et haute d'une opérande de 128 bits. INTEL Pentium 4 (SSE3)+
MOVDQ2Q Cette instruction permet de copier la partie basse d'un quadruple mots d'un opérande source vers un opérande de destination. INTEL Pentium 4 (SSE2)+
MOVDQA Cette instruction permet de copier un double quadruple mots d'un opérande source vers un opérande de destination. INTEL Pentium 4 (SSE2)+
MOVDQU Cette instruction permet de copier un double quadruple mots désaligné d'un opérande source vers un opérande de destination. INTEL Pentium 4 (SSE2)+
MOVHLPS Cette instruction permet de copier le contenu du haut d'un paquet de valeurs réel de simple précision dans sa partie basse. Pentium III (KNI/MMX2)+
MOVHPD Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de double précision dans une opérande de destination. INTEL Pentium 4 (SSE2)+
MOVHPS Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de simple précision dans une opérande de destination. Pentium III (KNI/MMX2)+
MOVLHPS Cette instruction permet de copier le contenu du bas d'un paquet de valeurs réel de simple précision dans sa partie haute. Pentium III (KNI/MMX2)+
MOVLPD Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de double précision dans un opérande de destination. INTEL Pentium 4 (SSE2)+
MOVLPS Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de simple précision dans un opérande de destination. Pentium III (KNI/MMX2)+
MOVMSKPD Cette instruction permet de copier les bits de signes de deux paquets de valeurs réels de double précision d'un registre XMM dans les 2 bits les plus bas d'un registre 32 bits. Les autres bits du registres 32 bits sont fixés à 0. INTEL Pentium 4 (SSE2)+
MOVMSKPS Cette instruction permet de copier les bits de signes de quatre paquets de valeurs réels de simple précision d'un registre XMM dans les 4 bits les plus bas d'un registre 32 bits. Les autres bits du registres 32 bits sont fixés à 0. INTEL Pentium 3 (SSE)+
MOVNTI Cette instruction permet de copier une valeur 32 ou 64 bits dans un emplacement mémoire afin de minimiser la pollution du cache dans un processus léger. INTEL Pentium 4 (SSE2)+
MOVNTDQ Cette instruction permet de copier le contenu de double quadruple mots d'un opérande source vers un opérande de destination sans utiliser la méthode temporel pour minimiser la pollution du cache. SSE4.1+
MOVNTDQA Cette instruction permet de copier le contenu aligné de double quadruple mots d'un opérande source vers un opérande de destination sans utiliser la méthode temporel pour minimiser la pollution du cache. SSE4.1+
MOVNTPD Cette instruction permet de copier le contenu de valeur réel de double précision d'un opérande source vers un opérande de destination sans utiliser la méthode temporel pour minimiser la pollution du cache. INTEL Pentium 4 (SSE2)+
MOVNTPS Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision sans utiliser la méthode temporel pour minimiser la pollution du cache. Pentium III (KNI/MMX2)+
MOVNTQ Cette instruction permet de copier une valeur 64 bits sans utiliser la méthode temporel pour minimiser la pollution du cache. Pentium III (KNI/MMX2)+
MOVQ Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination dans le cas des registres XMM. INTEL Pentium MMX+
MOVQ2DQ Cette instruction permet de copier un quadruple mot d'un opérande source vers la partie basse d'un opérande destination dans le cas des registres XMM. INTEL Pentium 4 (SSE2)+
MOVS Cette instruction permet de copier un élément de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction. INTEL 8086+
MOVSB Cette instruction permet de copier un octet de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI de 1 en fonction de l'état du drapeau de direction. INTEL 8086+
MOVSD Cette instruction permet de copier un double mot de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI de 4 en fonction de l'état du drapeau de direction. INTEL 80386+
MOVSD Cette instruction permet de copier un scalaire de valeur de double précision d'un opérande source vers un opérande destination. INTEL Pentium 4 (SSE2)+
MOVSHDUP Cette instruction permet de copier la partie du haut de 32 bits d'une valeur 64 bits dans sa partie basse et haute d'une valeur réel de simple précision de 64 bits contenu dans un paquet de 128 bits. INTEL Pentium 4 (SSE3)+
MOVSLDUP Cette instruction permet de copier la partie du basse de 32 bits d'une valeur 64 bits dans sa partie basse et haute d'une valeur réel de simple précision de 64 bits contenu dans un paquet de 128 bits. INTEL Pentium 4 (SSE3)+
MOVSQ Cette instruction permet de copier un quadruple mot de l'adresse DS:(R)SI dans l'adresse ES:(R)DI et incrémente/décrémente les registres (R)DI et (R)SI de 8 en fonction de l'état du drapeau de direction. x86-64+
MOVSS Cette instruction permet de copier une valeur réel de simple précision d'une opérande source vers une opérande de destination. Pentium III (KNI/MMX2)+
MOVSW Cette instruction permet de copier un mot de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI de 2 en fonction de l'état du drapeau de direction. INTEL 8086+
MOVSX Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires avec l'extension des signes. INTEL 80386+
MOVSXD Cette instruction permet de copier un registre de taille inférieur dans un registre 64 bits en remplissant les bits supplémentaires avec l'extension des signes. x86-64+
MOVUPD Cette instruction permet de copier le contenu de 2 paquets désalignés de valeurs réel de double précision. Intel Pentium 4 (SSE2)+
MOVUPS Cette instruction permet de copier le contenu de 4 paquets désalignés de valeurs réel de simple précision (4 x 32 bits). Pentium III (KNI/MMX2)+
MOVZX Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires par des 0. INTEL 80386+
MPSADBW Cette instruction permet d'effectuer le calcul de la somme de la différence absolue (SAD) d'une paire d'octets d'un groupe de 4 octets paires et produit 8 résultats SAD entreposé dans 8 entier contenu dans l'opérande de destination. SSE4.1+
MUL Cette instruction permet d'effectuer une multiplication non-signée (nombre naturel). INTEL 8086+
MULPD Cette instruction permet d'effectuer la multiplication de chacune des paires de valeur de double précision de l'opérande source et l'opérande de destination. Intel Pentium 4 (SSE2)+
MULPS Cette instruction permet d'effectuer la multiplication de chacune des paires de valeur de l'opérande source et l'opérande de destination. Pentium III (KNI/MMX2)+
MULSD Cette instruction permet d'effectuer la multiplication scalaire de valeurs réel de double précision de l'opérande source et l'opérande de destination. Intel Pentium 4 (SSE2)+
MULSS Cette instruction permet d'effectuer la multiplication scalaire de l'opérande source et l'opérande de destination. Pentium III (KNI/MMX2)+
MWAIT Cette instruction permet d'indiquer au microprocesseur que l'état de l'alimentation de la ligne de cache est en attente d'écriture dans la plage d'adresse, mettant fin à la plupart des activités dans le noyau en le faisant. INTEL Pentium 4+
NEG Cette instruction permet d'effectuer le complément à 2 d'une opérande. INTEL 8086+
NOP Cette instruction ne fait rien. INTEL 8086+
NOT Cette instruction permet d'inverser la valeur de chacun des bits d'une opérande. INTEL 8086+
OIO Cette instruction permet de provoquer l'exécution d'un code indéfinie. Cyrix Cx6x86/AMD Am5k86
OR Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés. INTEL 8086+
ORPD Cette instruction permet d'effectuer un OU BINAIRE de 128 bits sur les 2 opérandes réels de double précisions spécifiés. Intel Pentium 4 (SSE2)+
ORPS Cette instruction permet d'effectuer un OU BINAIRE de 128 bits sur les 2 opérandes spécifiés. Pentium III (KNI/MMX2)+
OUT Cette instruction permet d'envoyer un octet, un mot ou un double mot sur le port d'entrée/sortie. INTEL 8086+
OUTS Cette instruction permet d'envoyer un octet, un mot ou un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction. INTEL 80286+
OUTSB Cette instruction permet d'envoyer un octet contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 1 en fonction de l'état du drapeau de direction. INTEL 80286+
OUTSD Cette instruction permet d'envoyer un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 4 en fonction de l'état du drapeau de direction. INTEL 80386+
OUTSW Cette instruction permet d'envoyer un mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 2 en fonction de l'état du drapeau de direction. INTEL 80286+
PABSB Cette instruction permet d'effectuer le calcul de la valeur absolue de chacun des octets d'un opérande source et entrepose le résultat dans un opérande destination. SSSE3+
PABSD Cette instruction permet d'effectuer le calcul de la valeur absolue de chacun des doubles mots d'un opérande source et entrepose le résultat dans un opérande destination. SSSE3+
PABSW Cette instruction permet d'effectuer le calcul de la valeur absolue de chacun des mots d'un opérande source et entrepose le résultat dans un opérande destination. SSSE3+
PACKSSDW Cette instruction permet de compacté 8 paquets de double mots en mots. INTEL Pentium MMX+
PACKSSWB Cette instruction permet de compacté 8 paquets d'entier en octets. INTEL Pentium MMX+
PACKUSDW Cette instruction permet de compacté 8 paquets de double mots naturel en mots naturel. SSE4.1+
PACKUSWB Cette instruction permet de compacté 8 paquets de mots en octets. INTEL Pentium Pro+
PADDB Cette instruction permet d'effectuer une addition scalaire sur un paquet de 8 octets. INTEL Pentium Pro+
PADDD Cette instruction permet d'effectuer une addition scalaire sur un paquet de 2 double mots. INTEL Pentium Pro+
PADDQ Cette instruction permet d'effectuer une addition scalaire sur un paquet de quadruple mots. INTEL Pentium 4 (SSE2)+
PADDSB Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets signés. INTEL Pentium Pro+
PADDSIW Cette instruction permet d'effectuer l'addition du mot de format entier de l'opérande source au mot de format entier de l'opérande de destination et écrit le résultat dans le registre MMX. Cyrix 6x86MX (EMMX)+
PADDSW Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 entiers. INTEL Pentium Pro+
PADDUSB Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets. INTEL Pentium Pro+
PADDUSW Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 mots. INTEL Pentium Pro+
PADDW Cette instruction permet d'effectuer une addition scalaire sur un paquet de 4 mots. INTEL Pentium Pro+
PALIGNR Cette instruction permet d'effectuer la concaténation de l'opérande de destination et de l'opérande source et effectue un décalage d'une constante immédiate de la composante de granulité d'octets, et enfin extrait le résultat aligné dans l'opérande de destination. SSSE3+
PAND Cette instruction permet d'effectuer un «ET BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM. INTEL Pentium MMX+
PANDN Cette instruction permet d'effectuer un «ET BINAIRE» et une «NEGATION» de chacun des bits d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM. INTEL Pentium Pro+
PAUSE Cette instruction permet d'améliorer les performances des boucles de «SPIN», en fournissant une indication pour le microprocesseur que le code courant est dans une boucle en «SPIN». INTEL Pentium 4 (SSE2)+
PAVEB Cette instruction permet d'effectuer le calcul de la moyenne des paquets spécifiés. Cyrix 6x86MX (EMMX)+
PAVGB Cette instruction permet d'effectuer le calcul de la moyenne des paquets d'octets spécifiés. Intel Pentium III (SSE)+
PAVGUSB Cette instruction permet d'effectuer le calcul de la moyenne de paquets de 8 octets spécifiés. AMD 3DNow!
PAVGW Cette instruction permet d'effectuer le calcul de la moyenne des paquets des mots spécifiés. Intel Pentium III (SSE)+
PBLENDVB Cette instruction permet d'effectuer une copie conditionnel d'un élément d'octets d'un opérande source vers un opérande de destination en fonction des bits de masque définit dans un troisième opérande. SSE4.1+
PBLENDW Cette instruction permet d'effectuer une copie conditionnel d'un élément d'octets d'un opérande source vers un opérande de destination en fonction des bits de masque définit dans un troisième opérande. SSE4.1+
PCLMULQDQ Cette instruction permet d'effectuer une multiplication de quadruple mots avec une retenue en sélectionnant l'opérande destination et source et une valeur immédiate pour sélectionner les critères. INTEL AES+
PCMPEQB Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh s'ils sont égales sinon à 00h. INTEL Pentium Pro+
PCMPEQD Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFh s'ils sont égales sinon à 00000000h. INTEL Pentium Pro+
PCMPEQQ Cette instruction permet d'effectuer une comparaison d'égalité SIMD d'un paquet de quadruple mots de l'opérande destination et de l'opérande source. SSE4.1+
PCMPEQW Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFh s'ils sont égales sinon à 0000h. INTEL Pentium Pro+
PCMPESTRI Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaine de caractères basé sur une valeur d'encodage indiquer par un opérande immédiate et génère un index entreposé dans le registre ECX. Nehalem (SSE4.2)+
PCMPESTRM Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaine de caractères basé sur une valeur d'encodage indiquer par un opérande immédiate et génère un masque entreposé dans le registre XMM0. Nehalem (SSE4.2)+
PCMPGTB Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00h. INTEL Pentium Pro+
PCMPGTD Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00000000h. INTEL Pentium Pro+
PCMPGTQ Cette instruction permet d'effectuer une comparaison sur un paquet de quadruple mots et fixe la valeur de chacun d'eux à FFFFFFFFFFFFFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 0000000000000000h. Nehalem (SSE4.2)+
PCMPGTW Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 0000h. INTEL Pentium Pro+
PCMPISTRI Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaines de caractères basé sur une valeur d'encodage implicite indiquer par un opérande immédiate et génère un index entreposé dans le registre ECX. Nehalem (SSE4.2)+
PCMPISTRM Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaine de caractères basé sur une valeur d'encodage implicite indiquer par un opérande immédiate et génère un masque entreposé dans le registre XMM0. Nehalem (SSE4.2)+
PDISTIB Cette instruction permet d'effectuer le calcul de la distance entre des octets de deux opérandes, le résultat de l'addition d'octet de l'opérande de destination et la saturation du résultat. Cyrix 6x86MX (EMMX)+
PEXTRB Cette instruction permet de copier l'octet de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination. SSE4.1+
PEXTRD Cette instruction permet de copier le double mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination. SSE4.1+
PEXTRQ Cette instruction permet de copier le quadruple mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination. SSE4.1+
PEXTRW Cette instruction permet de copier le mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination. INTEL Pentium III (KNI/MMX2)+
PF2ID Cette instruction permet de convertir un double mots d'un format réel à un format d'entier 32 bits. AMD 3DNow!
PF2IW Cette instruction permet de convertir un double mots d'un format réel à un format d'entier 16 bits. AMD 3DNow!
PFACC Cette instruction permet d'effectuer l'accumulation de double mots. AMD 3DNow!
PFADD Cette instruction permet d'effectuer l'addition de double mots. AMD 3DNow!
PFCMPEQ Cette instruction permet d'effectuer la comparaison d'égalité d'un paquet de double mots contenu dans des opérandes de 64 bits. AMD 3DNow!
PFCMPGE Cette instruction permet d'effectuer la comparaison d'égalité ou de supériorité d'un paquet de double mots contenu dans des opérandes de 64 bits. AMD 3DNow!
PFCMPGT Cette instruction permet d'effectuer la comparaison de supériorité d'un paquet de double mots contenu dans des opérandes de 64 bits. AMD 3DNow!
PFMAX Cette instruction permet de retourner la valeur maximal de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFMIN Cette instruction permet de retourner la valeur minimal de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFMUL Cette instruction permet d'effectuer la multiplication de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFNACC Cette instruction permet d'effectuer l'accumulation négative de double mots. AMD 3DNow!
PFPNACC Cette instruction permet d'effectuer un mixe d'accumulation positive et négative de double mots. AMD 3DNow!
PFRCP Cette instruction permet d'effectuer la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFRCPIT1 Cette instruction permet d'effectuer la première étape d'itération de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFRCPIT2 Cette instruction permet d'effectuer la deuxième étape d'itération de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFRSQIT1 Cette instruction permet d'effectuer la première étape d'itération de la racine carré de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFRSQRT Cette instruction permet d'effectuer la racine carré approximative de la réciproque de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFSUB Cette instruction permet d'effectuer la soustraction de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PFSUBR Cette instruction permet d'effectuer la soustraction inversé de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. AMD 3DNow!
PHADDD Cette instruction permet d'effectuer l'addition de double mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination. SSSE3+
PHADDSW Cette instruction permet d'effectuer l'addition de mot entier horizontalement adjacent avec saturation d'un opérande source et opérande destination et met le résultat dans l'opérande destination. SSSE3+
PHADDW Cette instruction permet d'effectuer l'addition de mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination. SSSE3+
PHMINPOSUW Cette instruction permet de demander le minimum des valeurs de mot de l'opérande source et place dans la partie basse de l'opérande le mot. SSE4.1+
PHSUBD Cette instruction permet d'effectuer la soustraction de double mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination. SSSE3+
PHSUBSW Cette instruction permet d'effectuer la soustraction de mot entier horizontalement adjacent avec saturation d'un opérande source et opérande destination et met le résultat dans l'opérande destination. SSSE3+
PHSUBW Cette instruction permet d'effectuer la soustraction de mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination. SSSE3+
PI2FD Cette instruction permet de convertir un paquet de format d'entier 32 bits à double mots d'un format réel. AMD 3DNow!
PI2FW Cette instruction permet de convertir un paquet de format d'entier 16 bits à double mots d'un format réel. AMD 3DNow!
PINSRB Cette instruction permet d'effectuer une copie d'un octet d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande. SSE4.1+
PINSRD Cette instruction permet d'effectuer une copie d'un double mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande. SSE4.1+
PINSRQ Cette instruction permet d'effectuer une copie d'un quadruple mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande. SSE4.1+
PINSRW Cette instruction permet d'effectuer une copie d'un mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande. INTEL Pentium III (KNI/MMX2)+
PMACHRIW Cette instruction permet d'effectuer une multiplication de 2 opérandes sources en utilisant la méthode décrite par PMULHRW et accumule le résultat avec la valeur dans un registre de destination en utilisant un arrondissement arithmétique. Cyrix 6x86MX (EMMX)+
PMADDUBSW Cette instruction permet d'effectuer une multiplication vertical de chacun des octets d'un opérande de destination avec les octets (entier) d'un opérande source et produit des entiers 16 bits intermédiaire. SSSE3+
PMADDWD Cette instruction permet d'effectuer une multiplication de 2 registres MMX contenant dans un paquet de mots d'un emplacement/mémoire. INTEL Pentium Pro+
PMAGW Cette instruction permet d'effectuer la comparaison de la valeur absolue d'un paquet de mots de l'opérande source et de l'ensemble des mots de destination et fixe l'opérande de destination avec la valeur de la plus large magnétude. Cyrix 6x86MX (EMMX)+
PMAXSB Cette instruction permet de retourner la valeur maximal de chacun des octets (entier) des paquets contenu dans deux opérandes. SSE4.1+
PMAXSD Cette instruction permet de retourner la valeur maximal de chacun des doubles mots des paquets contenu dans deux opérandes. SSE4.1+
PMAXSW Cette instruction permet de retourner la valeur maximal de chacun des mots (entier) des paquets contenu dans deux opérandes. INTEL Pentium III (KNI/MMX2)+
PMAXUB Cette instruction permet de retourner la valeur maximal de chacun des octets des paquets contenu dans deux opérandes. INTEL Pentium III (KNI/MMX2)+
PMAXUD Cette instruction permet de retourner la valeur maximal de chacun des doubles mots (naturel) des paquets contenu dans deux opérandes. SSE4.1+
PMAXUW Cette instruction permet de retourner la valeur maximal de chacun des mots (naturel) des paquets contenu dans deux opérandes. SSE4.1+
PMINSB Cette instruction permet de retourner la valeur minimal de chacun des octets (entier) des paquets contenu dans deux opérandes. SSE4.1+
PMINSD Cette instruction permet de retourner la valeur minimal de chacun des doubles mots des paquets contenu dans deux opérandes. SSE4.1+
PMINSW Cette instruction permet de retourner la valeur minimal de chacun des mots des paquets contenu dans deux opérandes. INTEL Pentium III (KNI/MMX2)+
PMINUB Cette instruction permet de retourner la valeur minimal de chacun des octets des paquets contenu dans deux opérandes. INTEL Pentium III (KNI/MMX2)+
PMINUD Cette instruction permet de retourner la valeur minimal de chacun des doubles mots (naturel) des paquets contenu dans deux opérandes. SSE4.1+
PMOVMSKB Cette instruction permet de copiés les masques de chacun des octets d'un paquet contenu dans une opérande. INTEL Pentium III (KNI/MMX2)+
PMOVSXBD Cette instruction permet d'étendre les signes du paquet des entiers de 8 bits de la partie basse de l'opérande source en entiers 32 bits dans l'opérande de destination. SSE4.1+
PMOVSXBQ Cette instruction permet d'étendre les signes du paquet des entiers de 8 bits de la partie basse de l'opérande source en entiers 64 bits dans l'opérande de destination. SSE4.1+
PMOVSXBW Cette instruction permet d'étendre les signes du paquet des entiers de 8 bits de la partie basse de l'opérande source en entiers 16 bits dans l'opérande de destination. SSE4.1+
PMOVSXDQ Cette instruction permet d'étendre les signes du paquet des entiers de 32 bits de la partie basse de l'opérande source en entiers 64 bits dans l'opérande de destination. SSE4.1+
PMOVSXWD Cette instruction permet d'étendre les signes du paquet des entiers de 16 bits de la partie basse de l'opérande source en entiers 32 bits dans l'opérande de destination. SSE4.1+
PMOVSXWQ Cette instruction permet d'étendre les signes du paquet des entiers de 16 bits de la partie basse de l'opérande source en entiers 64 bits dans l'opérande de destination. SSE4.1+
PMOVZXBD Cette instruction permet d'étendre les zéros du paquet des entiers de 8 bits de la partie basse de l'opérande source en entiers 32 bits dans l'opérande de destination. SSE4.1+
PMOVZXBQ Cette instruction permet d'étendre les zéros du paquet des entiers de 8 bits de la partie basse de l'opérande source en entiers 64 bits dans l'opérande de destination. SSE4.1+
PMOVZXBW Cette instruction permet d'étendre les zéros du paquet des entiers de 8 bits de la partie basse de l'opérande source en entiers 16 bits dans l'opérande de destination. SSE4.1+
PMOVZXDQ Cette instruction permet d'étendre les zéros du paquet des entiers de 32 bits de la partie basse de l'opérande source en entiers 64 bits dans l'opérande de destination. SSE4.1+
PMOVZXWD Cette instruction permet d'étendre les zéros du paquet des entiers de 16 bits de la partie basse de l'opérande source en entiers 32 bits dans l'opérande de destination. SSE4.1+
PMOVZXWQ Cette instruction permet d'étendre les zéros du paquet des entiers de 16 bits de la partie basse de l'opérande source en entiers 64 bits dans l'opérande de destination. SSE4.1+
PMULDQ Cette instruction permet d'effectuer la multiplication de deux valeurs signés de deux paires de double mots entier et entrepose les résultats dans un opérande en paquet de 64 bits. SSE4.1+
PMULHRIW Cette instruction permet de retourner le résultat d'une matrice de 16x16 bits avec un arrondissement LSB avant de tronquer les 16 bits et place ce résultat dans un registre MMX. Cyrix 6x86MX (EMMX)+
PMULHRSW Cette instruction permet d'effectuer multiplication vertical de chaque entier de 16 bits de l'opérande de destination avec l'opérande source et produit un résultat d'entiers de 32 bits dans l'opérande de destination. SSSE3+
PMULHRW Cette instruction permet de retourner le résultat d'une matrice de 16x16 bits avec un arrondissement LSB avant de tronquer les 16 bits. Cyrix 6x86MX (EMMX)+
PMULHUW Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des entiers des 2 paquets d'opérandes. INTEL Pentium III (KNI/MMX2)+
PMULHW Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des mots des 2 paquets d'opérandes. INTEL Pentium Pro+
PMULLD Cette instruction permet d'effectuer la multiplication de la partie basse de chacun des double mots des 2 paquets d'opérandes. SSE4.1+
PMULLW Cette instruction permet d'effectuer la multiplication de la partie basse de chacun des mots des 2 paquets d'opérandes. INTEL Pentium Pro+
PMULUDQ Cette instruction permet d'effectuer la multiplication de paquets d'opérandes de double mots. INTEL Pentium 4 (SSE2)+
PMVGEZB Cette instruction permet de copier l'octet de paquet correspondant de l'opérande source dans l'opérande de destination si l'octet de l'opérande destination est supérieur à 0 et effectue se traitement pour chacun des 8 octets du paquet. Cyrix 6x86MX (EMMX)+
PMVLZB Cette instruction permet de copier l'octet de paquet correspondant de l'opérande source dans l'opérande de destination si l'octet de l'opérande destination est inférieur à 0 et effectue se traitement pour chacun des 8 octets du paquet. Cyrix 6x86MX (EMMX)+
PMVNZB Cette instruction permet de copier l'octet de paquet correspondant de l'opérande source dans l'opérande de destination si l'octet de l'opérande destination ne vaut pas 0 et effectue se traitement pour chacun des 8 octets du paquet. Cyrix 6x86MX (EMMX)+
PMVZB Cette instruction permet de copier l'octet de paquet correspondant de l'opérande source dans l'opérande de destination si l'octet de l'opérande destination vaut 0 et effectue se traitement pour chacun des 8 octets du paquet. Cyrix 6x86MX (EMMX)+
POP Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande. INTEL 8086+
POPA Cette instruction permet de désempiler de la pile respectivement les registres DI, SI, BP, SP, BX, DX, CX et AX. INTEL 80286+
POPAD Cette instruction permet de désempiler de la pile respectivement les registres EDI, ESI, EBP, ESP, EBX, EDX, ECX et EAX. INTEL 80386+
POPCNT Cette instruction permet de compter le nombre de bits à 1 que possède une opérande source et place le résultat dans un registre destinataire. AMD K10 (SSE4a)+
POPF Cette instruction permet de désempiler de la pile le registre 16 bits de drapeau contenant les indicateurs d'état. INTEL 8086+
POPFD Cette instruction permet de désempiler de la pile le registre 32 bits de drapeau contenant les indicateurs d'état. INTEL 80386+
POPFQ Cette instruction permet de désempiler de la pile le registre 64 bits de drapeau (RFLAGS) contenant les indicateurs d'état. x86-64+
POR Cette instruction permet d'effectuer un «OU BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM. INTEL Pentium MMX+
PREFETCH Cette instruction permet d'effectuer le chargement de l'entrée d'une séquence d'alignement de mémoire de 64 bits de l'adresse mémoire spécifié dans le cache de données L1 du microprocesseur. AMD K6-2+
PREFETCH0 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T0 du microprocesseur. Alias de PREFETCHT0. INTEL Pentium III (SSE)+
PREFETCH1 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T1 du microprocesseur. Alias de PREFETCHT1. INTEL Pentium III (SSE)+
PREFETCH2 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T2 du microprocesseur. Alias de PREFETCHT2. INTEL Pentium III (SSE)+
PREFETCHNTA Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données NTA du microprocesseur. INTEL Pentium III (SSE)+
PREFETCHT0 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T0 du microprocesseur. Alias de PREFETCH0. INTEL Pentium III (SSE)+
PREFETCHT1 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T1 du microprocesseur. Alias de PREFETCH1. INTEL Pentium III (SSE)+
PREFETCHT2 Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T2 du microprocesseur. Alias de PREFETCH2. INTEL Pentium III (SSE)+
PREFETCHW Cette instruction permet d'effectuer le chargement de l'entrée d'une séquence d'alignement de mémoire de 64 bits de l'adresse mémoire spécifié dans le cache de données L1 du microprocesseur dans un état de modification. AMD K6-2+
PSADBW Cette instruction permet d'effectuer le calcul la valeur de absolue de la différence des octets de paquet contenu dans une opérande source et destination. INTEL Pentium III (SSE)+
PSHUFB Cette instruction permet d'effectuer un mélange des octets en place dans l'opérande de destination avec un masque de contrôle dans l'opérande source. SSSE3+
PSHUFD Cette instruction permet de copier un double mots d'une opérande source avec emplacement spécifié par un opérande immédiate dans un opérande de destination. INTEL Pentium 4 (SSE2)+
PSHUFHW Cette instruction permet de copier un mot d'une opérande source avec emplacement spécifié par un opérande immédiate dans la partie haute d'un opérande de destination. INTEL Pentium 4 (SSE2)+
PSHUFLW Cette instruction permet de copier un mot d'une opérande source avec emplacement spécifié par un opérande immédiate dans la partie basse d'un opérande de destination. INTEL Pentium 4 (SSE2)+
PSHUFW Cette instruction permet de copier une double mots d'un opérande source avec emplacement spécifié par un opérande immédiate dans un opérande de destination. INTEL Pentium III (SSE)+
PSIGNB Cette instruction permet d'effectuer la négation de chaque octets de l'opérande de destination si la valeur du signe de l'entier des octets correspondant à l'opérande source est inférieur à 0. SSSE3+
PSIGND Cette instruction permet d'effectuer la négation de chaque double mots de l'opérande de destination si la valeur du signe de l'entier des double mots correspondant à l'opérande source est inférieur à 0. SSSE3+
PSIGNW Cette instruction permet d'effectuer la négation de chaque mots de l'opérande de destination si la valeur du signe de l'entier des mots correspondant à l'opérande source est inférieur à 0. SSSE3+
PSLLD Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots. INTEL Pentium Pro+
PSLLDQ Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double quadruple mots. INTEL Pentium 4 (SSE2)+
PSLLQ Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot. INTEL Pentium Pro+
PSLLW Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots. INTEL Pentium Pro+
PSRAD Cette instruction permet d'effectuer le décalage arithmétique de bits vers la droite d'un paquet de double mots. INTEL Pentium Pro+
PSRAW Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots. INTEL Pentium Pro+
PSRLD Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double mots. INTEL Pentium Pro+
PSRLDQ Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double quadruple mots. INTEL Pentium 4 (SSE2)+
PSRLQ Cette instruction permet d'effectuer le décalage de bits vers la droite d'un quadruple mot. INTEL Pentium Pro+
PSRLW Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots. INTEL Pentium Pro+
PSUBB Cette instruction permet d'effectuer la soustraction de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits. INTEL Pentium Pro+
PSUBD Cette instruction permet d'effectuer la soustraction de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits. INTEL Pentium Pro+
PSUBQ Cette instruction permet d'effectuer la soustraction de la valeur de chacun des quadruples mots d'un paquet contenu dans des opérandes. INTEL Pentium 4 (SSE2)+
PSUBSB Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets signés d'un paquet contenu dans des opérandes de 64 bits. INTEL Pentium Pro+
PSUBSIW Cette instruction permet d'effectuer la soustraction du mot de format entier de l'opérande source au mot de format entier de l'opérande de destination et écrit le résultat dans le registre MMX. Cyrix 6x86MX (EMMX)+
PSUBSW Cette instruction permet d'effectuer la soustraction du mot de format entier de l'opérande source au mot de format entier de l'opérande de destination et écrit le résultat dans l'opérande destinataire. INTEL Pentium Pro+
PSUBUSB Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits. INTEL Pentium Pro+
PSUBUSW Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des mots d'un paquet contenu dans des opérandes de destinations. INTEL Pentium Pro+
PSUBW Cette instruction permet d'effectuer la soustraction de la valeur de chacun des mots d'un paquet contenu dans des opérandes de 64 bits. INTEL Pentium Pro+
PSWAPD Cette instruction permet d'effectuer l'échange de la partie basse de 32 bits avec la partie haute de 32 bits dans des opérandes source de 64 bits et met le résultat dans une opérande 64 bits destinataire. 3DNow!
PTEST Cette instruction permet d'effectuer une comparaison de paquet avec un «Et binaire» sans modifier les opérandes. SSE4.1+
PUNPCKHBW Cette instruction permet de décompacter des octets en mots dans le haut d'un paquets de 64 bits. INTEL Pentium Pro+
PUNPCKHDQ Cette instruction permet de décompacter des doubles mots en quadruples mots dans le haut d'un paquets de 64 bits. INTEL Pentium Pro+
PUNPCKHQDQ Cette instruction permet de décompacter des doubles mots en quadruples mots dans le haut d'un paquets de 128 bits. INTEL Pentium 4 (SSE2)+
PUNPCKHWD Cette instruction permet de décompacter des mots en double mots dans le haut d'un paquets de 64 bits. INTEL Pentium Pro+
PUNPCKLBW Cette instruction permet de décompacter des octets en mots dans le bas d'un paquets de 64 bits. INTEL Pentium Pro+
PUNPCKLDQ Cette instruction permet de décompacter des doubles mots en quadruples mots dans le bas d'un paquets de 64 bits. INTEL Pentium Pro+
PUNPCKLQDQ Cette instruction permet de décompacter des doubles mots en quadruples mots dans le bas d'un paquets de 128 bits. INTEL Pentium 4 (SSE2)+
PUNPCKLWD Cette instruction permet de décompacter des mots en double mots dans le bas d'un paquets de 64 bits. INTEL Pentium Pro+
PUSH Cette instruction permet d'empiler un mot ou un double mot dans la pile. INTEL 8086+
PUSHA Cette instruction permet d'empiler respectivement les registres DI, SI, BP, SP, BX, DX, CX et AX dans la pile. INTEL 80286+
PUSHAD Cette instruction permet d'empiler respectivement les registres EDI, ESI, EBP, ESP, EBX, EDX, ECX et EAX dans la pile. INTEL 80386+
PUSHF Cette instruction permet d'empiler respectivement le registre 16 bits de drapeau des indicateurs d'état dans la pile. INTEL 8086+
PUSHFD Cette instruction permet d'empiler respectivement le registre 32 bits de drapeau des indicateurs d'état dans la pile. INTEL 80386+
PUSHFQ Cette instruction permet d'empiler respectivement le registre 64 bits de drapeau (RFLAGS) des indicateurs d'état dans la pile. x86-64+
PXOR Cette instruction permet d'effectuer un ou exclusif binaire d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM. INTEL Pentium MMX+
RCL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré. INTEL 8088+
RCPPS Cette instruction permet d'effectuer le calcul de la réciproque d'un paquet de valeurs de réel de simple précision. INTEL Pentium III (KNI/MMX2)+
RCPSS Cette instruction permet d'effectuer le calcul de la réciproque d'une valeur de réel de simple précision. INTEL Pentium III (KNI/MMX2)+
RCR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré. INTEL 8088+
RDMSR Cette instruction permet de charger le contenu du modèle de registre 64-bits (MSR) indiquer par le registre ECX dans le couple de registre EDX:EAX. INTEL Pentium+
RDPMC Cette instruction permet d'effectuer la lecture du compteur du moniteur de performance. INTEL Pentium Pro+
RDSHR Cette instruction permet d'effectuer la lecture du registre de pointeur vers l'entête SMM. Cyrix CX6x86MX+
RDTSC Cette instruction permet de charger la valeur courante du compteur de temps du microprocesseur dans le couple de registres EDX:EAX. INTEL Pentium+
RDTSCP Cette instruction permet de charger la valeur courante du compteur de temps du microprocesseur dans le couple de registres EDX:EAX et la valeur du TSC_AUX dans le registre ECX. x86-64+
REP Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions tant que CX ne vaut pas 0. INTEL 8086+
REPE Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 0. INTEL 8086+
REPNE Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 1. INTEL 8086+
REPNZ Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 1. INTEL 8086+
REPZ Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 0. INTEL 8086+
RES3 Cette instruction permet d'effectuer le chargement de tous les registres de descripteur de cache pour les 386. AMD Am386SXLV, Am386DXLV
RES4 Cette instruction permet d'effectuer le chargement de tous les registres de descripteur de cache pour les 486. AMD Am486SXLV, Am486DXLV
RET Cette instruction permet de quitter une procédure. INTEL 8086+
RETF Cette instruction permet de quitter une procédure ayant lieu avec un appel long (FAR CALL). INTEL 8086+
RETN Cette instruction permet de quitter une procédure ayant lieu avec un appel court (NEAR CALL). INTEL 8086+
ROL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré. INTEL 8088+
ROR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré. INTEL 8088+
ROUNDPD Cette instruction permet d'effectuer l'arrondissement de 2 valeurs réel de double précision dans l'opérande source en utilisant le mode spécifié par l'opérande immédiate et place le résultat dans l'opérande de destination. SSE4.1+
ROUNDPS Cette instruction permet d'effectuer l'arrondissement de 4 valeurs réel de simple précision dans l'opérande source en utilisant le mode spécifié par l'opérande immédiate et place le résultat dans l'opérande de destination. SSE4.1+
ROUNDSD Cette instruction permet d'effectuer l'arrondissement scalaire de valeurs réel de double précision, dans sa partie basse du quadruple mot, dans l'opérande source en utilisant le mode spécifié par l'opérande immédiate et place le résultat dans l'opérande de destination. SSE4.1+
ROUNDSS Cette instruction permet d'effectuer l'arrondissement scalaire de valeurs réel de simple précision, dans sa partie basse du quadruple mot, dans l'opérande source en utilisant le mode spécifié par l'opérande immédiate et place le résultat dans l'opérande de destination. SSE4.1+
RSDC Cette instruction permet d'effectuer le restauration de la structure des registres et des descripteurs. Quelques 486
RSLDT Cette instruction permet d'effectuer la restauration des LDTR et des descripteurs. Quelques 486
RSM Cette instruction permet de retourner le contrôle du programme du mode de gestion système (SMM) pour le programme d'application ou la procédure du système d'exploitation ayant été interrompu lorsque le microprocesseur à recu un signal SSM. INTEL 80486+
RSQRTPS Cette instruction permet de calculer la réciproque approximative de la racine carré d'un paquet de simple précision. INTEL Pentium III (KNI/MMX2)+
RSQRTSS Cette instruction permet de calculer la réciproque approximative de la racine carré d'un scalaire de simple précision. INTEL Pentium III (KNI/MMX2)+
RSTS Cette instruction permet d'effectuer le restauration des TR et des descripteurs. Quelques 486
SAHF Cette instruction permet de copier les bits du registre AH dans l'octet de poids faible dans le registre des drapeaux (les indicateurs d'état). INTEL 8088+
SAL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF). INTEL 8088+
SAR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF). INTEL 8088+
SBB Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande. INTEL 8088+
SCAS Cette instruction permet de comparer un octet, un mot ou un double mot avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction. INTEL 8086+
SCASB Cette instruction permet de comparer le registre AL avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 1 en fonction de l'état du drapeau de direction. INTEL 8086+
SCASD Cette instruction permet de comparer le registre EAX avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 4 en fonction de l'état du drapeau de direction. INTEL 80386+
SCASW Cette instruction permet de comparer le registre AX avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 2 en fonction de l'état du drapeau de direction. INTEL 8086+
SET Ces instructions permettent de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état du registre 32 bits de drapeau est vrai sinon fixe la valeur à 0. INTEL 80386+
SETALC Cette instruction permet de copier la valeur du drapeau de retenue dans le registre AL en la multipliant par 0FFh. INTEL 8086+
SFENCE Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant emmagasiner du SFENCE et les instructions suivant le SFENCE. Pentium III (SSE)+
SGDT Cette instruction permet d'entreposer le sélecteur de segment dans le registre GDTR (registre de table global de descripteur) dans l'opérande de destination. INTEL 80386+
SHL Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF). INTEL 8088+
SHLD Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF). INTEL 80386+
SHR Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF). INTEL 8088+
SHRD Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la droite en réinsérant le bit dans l'indicateur de retenue (CF). INTEL 80386+
SHUFPD Cette instruction permet de copier 4 paquets de valeurs de format réel de double précision dans un opérande destinataire dans la partie basse d'un quadruple mot de celle-ci et copie 2 des 4 paquets de valeurs de format réel de simple précision dans l'opérande source dans la partie haute d'un quadruple mot de l'opérande destinataire. INTEL Pentium 4 (SSE2)+
SHUFPS Cette instruction permet de copier 4 paquets de valeurs de format réel de simple précision dans une opérande destinataire dans la partie basse d'un quadruple mot de celle-ci et copie 2 des 4 paquets de valeurs de format réel de simple précision dans l'opérande source dans la partie haute d'un quadruple mot de l'opérande destinataire. INTEL Pentium III (KNI/MMX2)+
SIDT Cette instruction permet d'entreposer le registre de descripteur de table d'interruption (IDTR) dans l'opérande de destination. INTEL 80386+
SKINIT Cette instruction permet de réinitialiser de façon sécuritaire le microprocesseur et de démarrer un logiciel de confiance comme un VMM. AMD-V
SLDT Cette instruction permet d'entreposer le sélecteur de segment dans le registre LDTR (registre de table local de descripteur) dans l'opérande de destination. INTEL 80386+
SMI Cette instruction permet de gérer les interruptions systèmes en mode de déboguage. AMD Am386SXLV,Am386DXLV
SMINT Cette instruction permet de faire entrée le microprocesseur en mode SMM (System Management Mode). P6, Cyrix
SMINTOLD Cette instruction permet de faire entrée le microprocesseur en mode SMM (System Management Mode). Quelques 486
SMSW Cette instruction permet d'entreposer le mot des états (soit les bits de 0 à 15 du registre de contrôle CR0) à partir du registre de tâche (TR) dans l'opérande cible. INTEL 80386+
SQRTPD Cette instruction permet d'effectuer le calcul de la racine carré d'un paquet de valeur de double précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de double précision. INTEL Pentium 4 (SSE2)+
SQRTPS Cette instruction permet d'effectuer le calcul de la racine carré d'un paquet de valeur de simple précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de simple précision. INTEL Pentium III (KNI/MMX2)+
SQRTSD Cette instruction permet d'effectuer le calcul de la racine carré d'une valeur de double précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de double précision. INTEL Pentium 4 (SSE2)+
SQRTSS Cette instruction permet d'effectuer le calcul de la racine carré d'une valeur de simple précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de simple précision. INTEL Pentium III (KNI/MMX2)+
SS: Ce préfixe permet d'indiquer à une instruction d'utiliser le Segment de Pile (Stack Segment) pour adresse dans l'opérande. INTEL 8088+
STC Cette instruction permet de fixer l'indicateur de retenue (CF) à la valeur 1. INTEL 8088+
STD Cette instruction permet de fixer l'indicateur de direction (DF) à la valeur 1. INTEL 8088+
STGI Cette instruction permet de fixer les drapeaux global d'interruption (GIF). Quand le GIF est à 1, les interruptions externes sont réactivés. AMD-V
STI Cette instruction permet de fixer l'indicateur d'interruption (IF) à la valeur 1. INTEL 8088+
STMXCSR Cette instruction permet de copier le MXCSR dans un emplacement mémoire de 32 bits. INTEL Pentium III (KNI/MMX2)+
STOS Cette instruction permet de copier un octet, un mot ou un double mot dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction. INTEL 8086+
STOSB Cette instruction permet de copier le registre AL dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 1 en fonction de l'état du drapeau de direction. INTEL 8086+
STOSD Cette instruction permet de copier le registre EAX dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 4 en fonction de l'état du drapeau de direction. INTEL 80386+
STOSQ Cette instruction permet de copier le registre RAX dans la cellule mémoire à l'adresse ES:[(R)DI] et incrémente/décrémente le registre (R)DI de 8 en fonction de l'état du drapeau de direction. x86-64+
STOSW Cette instruction permet de copier le registre AX dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI de 2 en fonction de l'état du drapeau de direction. INTEL 8086+
STR Cette instruction permet d'entreposer le sélecteur de segment à partir du registre de tâche (TR) à l'opérande cible INTEL 80286+
SUB Cette instruction permet de soustraire une valeur à une opérande. INTEL 8088+
SUBPD Cette instruction permet d'effectuer une soustraction de 2 paquets de valeurs réels de double précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de double précision. INTEL Pentium 4 (SSE2)+
SUBPS Cette instruction permet d'effectuer une soustraction de 4 paquets de valeurs réels de simple précision d'une opérande source et d'une opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de simple précision. INTEL Pentium III (KNI/MMX2)+
SUBSD Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision. INTEL Pentium 4 (SSE2)+
SUBSS Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de simple précision d'une opérande source et destination et entrepose le résultat dans une opérande de destination de valeur réel de simple précision. INTEL Pentium III (KNI/MMX2)+
SVDC Cette instruction permet de sauvegarder le registre et le descripteur. Quelques 486
SVLDT Cette instruction permet de sauvegarder le LDTR et le descripteur. Quelques 486
SVTS Cette instruction permet de sauvegarder le TR et le descripteur. Quelques 486
SWAPGS Cette instruction permet de fournir une méthode à un logiciel système pour charger un pointeur sur une structure de données système. x86-64+
SYSCALL Cette instruction permet d'effectuer le transfert du contrôle d'un point d'entrée fixe au système d'exploitation. AMD K6-2+
SYSENTER Cette instruction permet d'effectuer le transférer du contrôle d'un point d'entrée au système d'exploitation. INTEL Pentium Pro+
SYSEXIT Cette instruction permet de retourner du système d'exploitation à une application. INTEL Pentium Pro+
SYSRET Cette instruction permet de retourner du système d'exploitation à une application. AMD K6-2+
TEST Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur. INTEL 8088+
UCOMISD Cette instruction permet d'effectuer une comparaison désordonnée de valeurs réels de double précision dans la partie basse d'un double mot du premier opérande et du deuxième opérande, et fixe les drapeaux ZF, PF et FC dans le registre EFLAGS selon le résultat (non-ordonnée, supérieur à, inférieur ou égal) INTEL Pentium III+
UCOMISS Cette instruction permet d'effectuer une comparaison désordonnée de valeurs réels de simple précision dans la partie basse d'un double mot du premier opérande et du deuxième opérande, et fixe les drapeaux ZF, PF et FC dans le registre EFLAGS selon le résultat (non-ordonnée, supérieur à, inférieur ou égal) INTEL Pentium III+
UD Cette instruction permet de provoquer l'exécution d'un code indéfinie. AMD Am5k86 (SSA/5, K5)
UD2 Cette instruction permet de provoquer l'exécution d'un code indéfinie. INTEL Pentium Pro+
UMOV Cette instruction permet de copier un opérande source dans une emplacement mémoire principal. AMD Am386SXLV, Am386DXLV, 486s, IBM 486SLC2
UNPCKHPD Cette instruction permet d'effectuer un dépaquetage de la partie haute d'un réel de double précision d'un opérande source et destination et met le résultat dans l'opérande de destination. INTEL Pentium 4 (SSE2)+
UNPCKHPS Cette instruction permet d'effectuer un dépaquetage de la partie haute d'un réel de simple précision d'un opérande source et destination et met le résultat dans l'opérande de destination. INTEL Pentium III (KNI/MMX2)+
UNPCKLPD Cette instruction permet d'effectuer un dépaquetage de la partie basse d'un réel de double précision d'un opérande source et destination et met le résultat dans l'opérande de destination. INTEL Pentium 54 (SSE2)+
UNPCKLPS Cette instruction permet d'effectuer un dépaquetage de la partie basse d'un réel de simple précision d'une opérande source et destination et met le résultat dans l'opérande de destination. INTEL Pentium III (KNI/MMX2)+
VBROADCASTF128 Cette instruction permet d'effectuer le chargement de valeurs réels de 128 bits d'une opérande source et de se diffuser dans tous les éléments de l'opérande de destination. AVX (AMD ou INTEL)
VBROADCASTSD Cette instruction permet d'effectuer le chargement de valeurs réels de double précision d'une opérande source et de se diffuser dans tous les éléments de l'opérande de destination. AVX (AMD ou INTEL)
VBROADCASTSS Cette instruction permet d'effectuer le chargement de valeurs réels de simple précision d'une opérande source et de se diffuser dans tous les éléments de l'opérande de destination. AVX (AMD ou INTEL)
VERR Cette instruction permet de vérifier si le code ou le segment de données spécifié est en mode lecture à partir du niveau de privilège courant (CPL). INTEL 80286+
VERW Cette instruction permet de vérifier si le code ou le segment de données spécifié est en mode écriture à partir du niveau de privilège courant (CPL). INTEL 80286+
VEXTRACTF128 Cette instruction permet d'effectuer l'extraction de paquet de valeurs réel de 128 bits d'une opérande source dans l'opérande de destination en tenant compte de la position d'extraction avec une opérande de destination. AVX (AMD ou INTEL)
VFMADD132PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un premier opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de deux ou quatres paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD132PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un premier opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de quatre ou huit paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD132SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD132SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD213PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un second opérande source avec les deux ou quatres paquets de valeurs réels de double précision du premier opérande source, ajoute la précision infinie intermédiaire au résultat de deux ou quatres paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD213PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un second opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du premier opérande source, ajoute la précision infinie intermédiaire au résultat de quatre ou huit paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD213SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un second opérande source avec la partie basse de paquets de valeurs réels de double précision du premier opérande source, ajoute la précision infinie intermédiaire au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD213SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du premier opérande source, ajoute la précision infinie intermédiaire au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD231PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un second opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de deux ou quatres paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD231PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un second opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de quatre ou huit paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD231SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un second opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADD231SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADDSUB132PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un premier opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire impaire et soustrait la précision intermédiaire paire au résultat de deux ou quatres paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADDSUB132PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un premier opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire impaire et soustrait la précision intermédiaire paire au résultat de quatre ou huit paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADDSUB213PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du premier opérande source, ajoute la précision infinie intermédiaire impaire et soustrait la précision intermédiaire paire au résultat de deux ou quatres paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADDSUB213PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxème opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du premier opérande source, ajoute la précision infinie intermédiaire impaire et soustrait la précision intermédiaire paire au résultat de quatre ou huit paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADDSUB231PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire impaire et soustrait la précision intermédiaire paire au résultat de deux ou quatres paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMADDSUB231PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire impaire et soustrait la précision intermédiaire paire au résultat de quatre ou huit paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUBADD132PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un premier opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire impaire et ajoute la précision intermédiaire paire au résultat de deux ou quatres paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUBADD132PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un premier opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire impaire et ajoute la précision intermédiaire paire au résultat de quatre ou huit paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUBADD213PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du premier opérande source, soustrait la précision infinie intermédiaire impaire et ajoute la précision intermédiaire paire au résultat de deux ou quatres paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUBADD213PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du premier opérande source, soustrait la précision infinie intermédiaire impaire et ajoute la précision intermédiaire paire au résultat de quatre ou huit paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUBADD231PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire impaire et ajoute la précision intermédiaire paire au résultat de deux ou quatres paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUBADD231PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire impaire et ajoute la précision intermédiaire paire au résultat de quatre ou huit paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB132PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un premier opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de deux ou quatres paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB132PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un premier opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de quatre ou huit paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB132SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB132SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB213PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du premier opérande source, soustrait la précision infinie intermédiaire au résultat de deux ou quatres paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB213PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du premier opérande source, soustrait la précision infinie intermédiaire au résultat de quatre ou huit paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB213SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de double précision du premier opérande source, soustrait la précision infinie intermédiaire au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB213SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du premier opérande source, soustrait la précision infinie intermédiaire au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB231PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de deux ou quatres paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB231PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de quatre ou huit paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB231SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFMSUB231SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD132PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un premier opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de deux ou quatres paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD132PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un premier opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de quatre ou huit paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD132SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD132SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD213PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du premier opérande source, ajoute la précision infinie intermédiaire négative au résultat de deux ou quatres paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD213PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du premier opérande source, ajoute la précision infinie intermédiaire négative au résultat de quatre ou huit paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD213SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de double précision du premier opérande source, ajoute la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD213SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du premier opérande source, ajoute la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD231PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de deux ou quatres paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD231PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de quatre ou huit paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD231SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMADD231SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, ajoute la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB132PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un premier opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de deux ou quatres paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB132PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un premier opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de quatre ou huit paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB132SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB132SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un premier opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le deuxième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB213PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du premier opérande source, soustrait la précision infinie intermédiaire négative au résultat de deux ou quatres paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB213PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du premier opérande source, soustrait la précision infinie intermédiaire négative au résultat de quatre ou huit paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB213SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de double précision du premier opérande source, soustrait la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB213SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du premier opérande source, soustrait la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le troisième opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB231PD Cette instruction permet d'effectuer la multiplication de deux ou quatre paquets de valeur réel de double précision d'un deuxième opérande source avec les deux ou quatres paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de deux ou quatres paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de deux ou quatre paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB231PS Cette instruction permet d'effectuer la multiplication de quatre ou huit paquets de valeur réel de simple précision d'un deuxième opérande source avec les quatre ou huit paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de quatre ou huit paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de quatre ou huit paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB231SD Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de double précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de double précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de double précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VFNMSUB231SS Cette instruction permet d'effectuer la multiplication de la partie basse de paquets de valeur réel de simple précision d'un deuxième opérande source avec la partie basse de paquets de valeurs réels de simple précision du troisième opérande source, soustrait la précision infinie intermédiaire négative au résultat de la partie basse de paquets dans le premier opérande source, effectue l'arrondissement et entrepose le résultat de paquets de valeurs réel de simple précision dans un opérande de destination (premier opérande source). FMA (INTEL)
VINSERTF128 Cette instruction permet d'insérer une valeur réel de 128 bits d'un opérande source dans l'emplacement d'un registre d'opérande de destination et met des 0 dans les données en dehors du masque de destination. AVX (AMD ou INTEL)
VLDMXCSR Cette instruction permet d'effectuer le chargement du mot de contrôle (MXCSR) d'une opérande mémoire 32 bits pour l'AVX. AVX (AMD ou INTEL)
VMASKMOVPD Cette instruction permet d'effectuer un chargement conditionnel des valeurs réels de double précision de paquets d'une opérande de 128 ou 256 bits avec le masque de destination et entrepose le résultat dans l'opérande de destination. AVX (AMD ou INTEL)
VMASKMOVPS Cette instruction permet d'effectuer un chargement conditionnel des valeurs réels de simple précision de paquets d'une opérande de 128 ou 256 bits avec le masque d'opérande et entrepose le résultat dans l'opérande de destination. AVX (AMD ou INTEL)
VMCALL Cette instruction permet de fournir un mécanisme invité logiciel pour appeler un service dans un moniteur VM. INTEL VMX (Virtualisation)
VMCLEAR Cette instruction permet d'appliquer un VMCS à une région VMCS à l'adresse physique contenu dans l'opération spécifié. INTEL VMX (Virtualisation)
VMLAUNCH Cette instruction permet de gérer l'entrée VM par le VMCS courant, de façon à échoué si l'état de lancement VMCS courant n'est pas effacé. Si l'instruction est un succès, il définit l'état de lancement à relancer. INTEL VMX (Virtualisation)
VMLOAD Cette instruction permet d'effectuer le chargement d'un sous-ensemble d'état de microprocesseur dans un VMCB spécifié par une adresse physique contenu dans le registre RAX. AMD-V
VMMCALL Cette instruction permet de fournir un mécanisme invité pour communiquer explicitement avec le VMM en générant un #VMEXIT. AMD-V
VMPTRLD Cette instruction permet de marquer le pointeur VMCS courant valide et charge celui-ci avec une adresse physique dans l'opérande d'instruction. INTEL VMX (Virtualisation)
VMPTRST Cette instruction permet d'entreposer le pointeur VMCS courant dans l'adresse mémoire spécifié. INTEL VMX (Virtualisation)
VMREAD Cette instruction permet d'effectuer la lecture du champ spécifié dans le VMCS et l'entrepose dans l'opérande de destination spécifié. INTEL VMX (Virtualisation)
VMRESUME Cette instruction permet de gérer l'entrée VM par le VMCS courant, de façon à échoué si l'état le lancement VMCS courant n'est pas lancé. INTEL VMX (Virtualisation)
VMRUN Cette instruction permet de lancer l'exécution d'un flux d'instructions invité. AMD-V
VMSAVE Cette instruction permet d'entreposer un sous-ensemble d'état du microprocesseur dans un VMCB spécifié par une adresse physique contenu dans le registre RAX. AMD-V
VMWRITE Cette instruction permet d'effectuer l'écriture du champ spécifié du VMCS spécifié par l'opérande source secondaire (registre seulement) en utilisant le contenu de l'opérande source primaire (registre ou mémoire). INTEL VMX (Virtualisation)
VMXOFF Cette instruction permet d'utiliser le processeur logique en dehors de l'opération VMX, de débloquer le signal INIT, de conditionnellement réactiver le A20M et d'effacer tous les rangs d'adresse du moniteur. INTEL VMX (Virtualisation)
VMXON Cette instruction permet d'utiliser le processeur logique dans une opération VMX avec le VMCS non courant, le signal INIT bloqué, la désactivation A20M, et en effaçant n'importe quel rang d'adresse du moniteur établit avec l'instruction MONITOR. INTEL VMX (Virtualisation)
VPERM2F128 Cette instruction permet d'effectuer la permutation de valeurs réel de 128 bits d'un premier opérande source utilisant un champ de 8 bits de contrôle dans les octets bas d'un second opérande source et entrepose les résultats dans l'opérande de destination. AVX (AMD ou INTEL)
VPERMILPD Cette instruction permet d'effectuer la permutation de valeurs réels de double précision d'un premier opérande source utilisant un champ de 8 bits de contrôle dans les octets bas d'un second opérande source et entrepose les résultats dans l'opérande de destination. AVX (AMD ou INTEL)
VPERMILPS Cette instruction permet d'effectuer la permutation de valeurs réels de simple précision d'un premier opérande source utilisant un champ de 8 bits de contrôle dans les octets bas d'un second opérande source et entrepose les résultats dans l'opérande de destination. AVX (AMD ou INTEL)
VZEROALL Cette instruction permet de mettre la valeur 0 dans tous les registres XMM ou YMM. AVX (AMD ou INTEL)
VZEROUPPER Cette instruction permet de mettre la valeur 0 dans chacun des 128 bits de la partie haute de tous les registres XMM ou YMM. AVX (AMD ou INTEL)
WAIT Cette instruction permet de faire passer le microprocesseur en mode d'attente jusqu'à ce que la ligne de teste sur la carte mère s'active. INTEL 8088+
WBINVD Cette instruction permet de désactiver et de vider le tampon interne du micro-processeur. INTEL 80486+
WRMSR Cette instruction écrit les valeurs contenues dans le MSR (Model-Specific Register) en fonction du registre d'index ECX dans la paire des registres EDX:EAX. INTEL Pentium+
WRSHR Cette instruction écrit les valeurs contenues dans l'opérande source dans l'entête SMM. Cyrix Cx6x86MX
XADD Cette instruction permet d'échanger le premier opérande avec le deuxième opérande, et ensuite effectue la somme des valeurs dans le premier opérande. INTEL 80486+
XBTS Cette instruction permet de prendre des bits d'un opérande source et de les mettres dans une opérande destinataire. INTEL 80386
XCHG Cette instruction permet d'échanger la valeur de deux opérandes. INTEL 8088+
XGETBV Cette instruction permet d'effectuer la lecture du registre de contrôle étendue (XCR) spécifié par le registre ECX dans les registres EDX:EAX. INTEL SDM (Core i7)+
XLAT Cette instruction permet de remplacer le contenu du registre AL par un octet de la «tablesource». INTEL 8088+
XLATB Cette instruction permet de remplacer le contenu du registre AL par un octet de la «tablesource» sans opérande. INTEL 8088+
XOR Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés. INTEL 8086+
XORPD Cette instruction permet d'effectuer un ou exclusif binaire de 2 paquets de valeurs réel de double précision dans un opérande source et destination et de mettre le résultat dans l'opérande de destination. INTEL Pentium 4 (SSE2)+
XORPS Cette instruction permet d'effectuer un ou exclusif binaire de 4 paquets de valeurs réel de simple précision dans une opérande source et destination et de mettre le résultat dans l'opérande de destination. INTEL Pentium III+ (KNI/MMX2)
XRSTOR Cette instruction permet d'effectuer une restauration complète ou partiel des états actifs du processeur en utilisant les informations entreposé dans les adresses de mémoire spécifié par l'opérande. INTEL SDM (Core i7)+
XSAVE Cette instruction permet d'effectuer une sauvegarde complète ou partiel des états actifs du processeur en utilisant les informations entreposé dans les adresses de mémoire spécifié par l'opérande. INTEL SDM (Core i7)+
XSETBV Cette instruction permet d'effectuer l'écriture du registre de contrôle étendue (XCR) spécifié par les registres EDX:EAX à l'aide du registre ECX. INTEL SDM (Core i7)+

Dernière mise à jour : Samedi, le 2 août 2014